高性能时钟产品趋势漫谈

　　1.通信和网络

　　ADI高级产品经理Jeff Keip说，通信基础设施市场对时钟性能的要求特别高，而网络终端市场的性能需求也在向同一水平靠拢。这两个市场还对保持和冗余参考支持等特性青睐有加，以便最大限度地提高系统的正常运行时间。因此，极低的抖动和相位噪声是关键技术指标。对于网络应用，抖动超过指定带宽(例如12kHz~20MHz，50kHz~80MHz)，而对于基站，客户所关注的是非常宽的带外噪声/抖动性能。在网络应用中，保持和切换等特性是将系统停机时间保持在最低限度所必需的。在无线通信中，这些特性也有用，尽管不是最关键的。

　　Maxim时钟产品线总监Ichiro Yamada具体介绍了无线基站中的应用：用于同步通信系统、无线基站、SONET/SDH、路由器的低噪声、高频时钟是近期市场的应用热点。中国和印度都在积极推进2G、3G手机基站和用于站间通信的点对点无线链路，虽然许多厂商已经瞄准LTE和WiMax市场，但GSM仍然保持其主流地位。

　　无线基站是同步系统，需要抖动抑制功能以便为终端电路提供稳定的时钟。基带单元与射频单元之间的串行通信要求抖动低于1ps的时钟，此外，射频单元还需要稳定的时钟驱动高速ADC和DAC，基于电流LC-VCO(LC压控振荡器)的PLL时钟具有稳定的时域特性(低抖动)，当然，为了改善频域的噪声(SSB相位噪声)指标还需要相应的改进措施。

　　同步以太网(SyncE)在基站中的应用非常普遍，无线基站网络采用传统的T1/E1。为了降低运行成本，运营商正在将TDM网络转移到包交换网络。考虑到无线基站系统是一个同步通信系统，需要对IP数据传输进行同步。IEEE1588是支持IP同步的标准之一。对于SyncE时钟设备，抖动抑制、时钟保持、无缝切换参考时钟、频率转换等都是设计中需要特别关注的因素。

　　这些热点应用对时钟提出了许多特定的技术要求。例如，无线RF应用中，相位噪声是最重要的指标之一，晶体振荡器能够满足这一指标要求，但许多开发商已经开始采用高Q值LC VCO和SAW技术。高度稳定的低频VCXO + PLL(压控晶振+锁相环)倍频对于SyncE线卡是一个经济实用的选择，非常适合背板时钟、PHY时钟转换、从背板时钟产生PHY参考时钟等应用。

　　这类应用中需要谨慎设计VCXO保持尽可能低的频率温漂，并使PLL倍频时钟的抖动低于1psRMS。另外，高速串行通信链路还要求时钟发生器具有较高的电源噪声抑制比。电源、高速开关器件(ASIC、FPGA、存储器等)的噪声会注入到PLL，影响抖动指标，因此，较高的电源噪声抑制比是PLL时钟发生器设计所面临的另一挑战。