MagmaTalus IC实现系统被纳入Reference Flow 10.0

　　芯片设计解决方案供应商微捷码(Magma)设计自动化有限公司日前宣布，Talus® IC实现系统已被纳入台积电(TSMC)Reference Flow 10.0。采用微捷码软件和最新台积电参考流程(Reference Flow)，设计师可使用“Fastest Path to Silicon™”进行针对台积电28纳米工艺的设计。

　　“台积电28纳米工艺提供了制造10亿门IC的希望，但同时也带来应对更多的物理效应、更棘手的功耗要求和困难的时序收敛等问题的挑战。”微捷码设计实施业务部总经理Premal Buch表示。“微捷码的最新版本产品Talus 1.1采用了我们全新的COre™技术，通过与台积电Reference Flow 10.0的结合使用 可在大型棘手设计上提供了更快速的设计收敛。”

　　COre是微捷码新推出的并发优化布线引擎。这款新布线引擎具备了各种功能，包括：将关键布线推向更厚更宽金属层、支持台积电28纳米设计规则以及提供性能更好、可预测性更佳、速度更快的整体设计收敛。

　　“多年以来，台积电一直利用与微捷码等领先EDA供应商的密切合作来共同优化EDA设计技术和我们的先进工艺技术，”台积电(TSMC)公司设计基础设施市场部高级总监S.T. Juang表示。“通过将Talus系统纳入米Reference Flow 10.0，微捷码和台积电为双方客户提供了差异化的设计和工艺技术，可改善28纳米IC的功耗、性能和可制造性。”

　　通过开放创新平台(OIP)实现28纳米设计

　　通过OIP和主动精度保证机制(Active Accuracy Assurance initiative)，台积电提升了整个半导体生态系统的质量和精度，实现了创新。OIP从建立以来就一直得到微捷码软件的支持。微捷码在研发(R&D)流程早期就与台积电和双方客户密切合作来确保产品功能提升，满足客户的部署要求;此次通过在早期就与台积电及客户进行接洽，确保了Talus能够实现针对台积电28纳米工艺的设计。

　　增强的低功耗设计技术

　　Reference Flow 10.0中的低功耗支持已经扩展，包含自底向上的层次化统一功率格式(UPF)流程。UPF可被用于在各种水平的层次化设计流程中的低功耗设计。对于具有多个电压岛的低功耗流程，现已提供了对具有双电源SRAM的不相交电源域支持。为解决漏电问题，Talus能够进行用于时序优化的不同角点下的漏电优化，从而不仅提供了更为精确的时序和漏电优化，同时最大程度减少了迭代。作为其低功耗流程的一部分，Talus还可支持通用功率格式(CPF)。

　　确保28纳米工艺可制造性

　　为解决28纳米节点的可制造性设计(DFM)和变异性问题，微捷码在Talus Vortex布局布线流程中集成进了Talus qDRC物理验证功能。这款解决方案提供了高度精确的时序驱动金属填充，不仅满足设计规则要求，而且也满足了时序和性能要求。

　　其它物理DFM功能还包括：基于台积电认证的光刻工艺检查(LPC)热点检测引擎的Talus内光刻热点修复;通过在Talus统一设计环境内中对热点的修复，从而不仅可避免面积和时序问题，同时还可得到满足设计规则的版图。对于电气DFM，台积电提供了一种集成化eDFM(电气DFM)分析环境，它是化学机械抛光(CMP)、厚度到电气(T2E)、光学构形到电气(S2E)和压力效应等DFM效应组合。Talus完全支持台积电基于eDFM的时序分析和优化。