高速通信用信号链路元件(05-100)

　　基站用高速双ADC

　　高速ADC的进步,直接促使3G基站(如WCDMA ,TD-SCDMA,UMTS)接收(RX)和发送(TX)通路的性能改善。随着新基站设计要求低功率工作和小尺寸,对信号链路元件的热性能提出额外的要求。要求ADC低功率,高性能小尺寸。节省板空间的热耗。

　　根据终端用户要求,不同制造商所选择的RX通路发生基本的变化。单载波接收机通常采用双ADC取样来自信号信道解调的I和Q,通过单RX通路在中频IF(70MHz-140MHz)直接取样。只要两个ADC之间有足够隔离,采用双ADC才可能。

　　具有110dB信道隔离性能的双14位80Msps ADC

　　Linear 公司的低功率高速双ADC,具有-110dB交扰信道隔离和低功耗(每个通道仅444mW,222mW)。73dB SNR(信噪比)和85dB SFKR(无寄生动态范围)的信能,对于基站应用是理想的。除基站应用外,这些低功率双ADC对于其他通信和高端媒体图像处理设备也是适合的。

　　用于功放线性化的高速ADC

　　在TX通路,功效(PA)失真是使系统具有更多性能的限制因素,所以,采用不同的方法来线性化PA输出。采用高速ADC和快速数字信号处理方法,用一个反馈通路数字化预改变PA输出(图2)来补偿功放的非线性。

　　PA线性化的取样率依赖于被数字化的谐波数量和信号带宽。一些PA设计需要185Msps和12位分辨率的ADC。

　　Linear 公司的LTC2220-1是一款12位185MSPS ADC,具有67.5dB SNR 80dB SFDR、775MHz全功率带宽。这些特性对于功放线性化的数字预变化应用是理想的。对于蜂窝基站收发器间的微波链路也是理想的器件。

　　除ADC良好的AC性能外,最佳化的逻辑接口对低噪声也是重要的。输入输出可以是低EMI的差分LVDS或单端CMOS。一个分离的数字输出电源,允许CMOS输出摆幅范围0.5V~3.3V,这能匹配低电压DSP,使开关噪声最小。

 

　　图1 采用解调I和Q的接收器结构

　　高SF2R的正交解调器

　　对图1中双ADC之前的信号链路元件也有相同的要求。Linear公司新的、非常高线性度和低噪声I/Q解调器为高线性度和低燥声I/Q调制解调器为记性能接收机提供无线信号到基带的直接变频和IF变频(见图3)。LT5517 I/Q解调器具有23.5dBmIIp3(输入3阶截听点)、9.5dB噪声因数(在200MHz),这些性能适合检测微弱信号,基至在高干扰情况下。此性能导致SFDR超过80dB。LT5517集成有精确的0°和90°分相器,在40MHz~900MHz范围内提供精确RF信号的I(同相)和Q(90°相移)解调,直接到基带。