基于USB的ARINC429总线接口模块设计

　　引言 

　　ARINC429总线由美国航天无线电设备公司所资助，是广泛应用于当前航空电子设备中的一种数据总线传输标准。与传统的航空电子设备间的模拟传输相比，ARINC429总线具有抗干扰能力强、传输精度高、传输线路少以及成本低等优点。ARINC数据总线协议规定一个数据由32位组成，采用双极性归零码，以12.5Kb/s或100Kb/s码速率传输。本设计利用USB即插即用、FPGA可灵活配置等特点，设计了基于USB总线的ARINC429总线接口模块。

　　接口模块总体设计结构

　　接口模块总体设计包括硬件设计和软件设计两部分。硬件设计由USB接口芯片，FPGA和调制/解调电路三部分组成。硬件设计整体框图如图1所示。USB接口芯片采用CYPRESS公司的USB2.0接口芯片CY68013，主要完成PC机和FPGA之间的数据传输，起到接口模块的桥梁作用。FPGA采用ALTERA公司的CycloneⅡ系列EP2C5Q208，主要负责将32位429数据字按照ARINC429数据总线协议串行输出，当检测到ARINC429总线上的数据时，将数据组装成32位429数据字发送给PC机。调制/解调电路主要负责将FPGA输出的LVTTL电平调制为满足ARINC429总线电气特性的电平（即高电平为+10V，低电平为-10V，0V为自身时钟脉冲），并将输入的ARINC429电平解调为FPGA可接收的LVTTL电平。

　　软件设计主要包括USB-ARINC仪器驱动程序，USB设备驱动程序以及底层USB固件程序的设计。软件设计整体框图如图2所示。USB-ARINC仪器驱动程序主要将应用程序与驱动程序之间的通信协议以及接口模块的硬件控制进行再次封装，并为应用程序提供接口，即API函数。USB设备驱动程序主要负责PC机与接口模块之间的数据传输。USB固件程序主要负责发送接口模块的控制命令，32位429总线数据字以及接收到32位429数据字后的中断处理。

　　接口模块硬件设计

　　接口模块硬件部分由USB接口芯片，FPGA和调制/解调电路三部分组成。下面以一路429设备为例来介绍接口模块的发送和接收部分的硬件设计。

　　发送部分硬件设计

　　发送部分硬件设计框图如图3所示。发送部分主要负责将ARINC429数据字按照设置的发送模式传输给ARINC429总线。

　　USB接口芯片CY68013负责接收PC机传来的32位429数据字，并传输给PC机所指定的429总线设备。由于要传输给多路429总线设备，所以PC机还必须给每一个429数据字加上一个设备通道号。图3中接口芯片内的Buffer用来存储要发送的429数据字。当8051处理器检测到Buffer中有数据后，先将设备通道号写给FPGA中发送控制模块，然后再将429数据字写到FPGA的RAM中。

　　由于在测试ARINC429电子设备中，时常要求多路ARINC429总线同时传输数据。为了实现接口模块多路ARINC429总线同时工作，本设计采用了一个全局start/stop信号。当PC机传下start信号后，FPGA中各路的发送控制模块开始将RAM中数据取出并传输给移位寄存器。移位寄存器再将并行输入的32位429数据字串行输出给外围的发送调制电路。FPGA中时钟控制模块用来控制发送ARINC429数据字的速率。

　　因为FPGA输出信号是LVTTL电平，并不满足ARINC429数据总线的电气特性，所以必须加上发送调制电路对FPGA输出的LVTTL A和LVTTL B两路信号进行调制，以满足ARINC429数据总线的电气特性。

　　接收部分硬件设计

　　接收部分硬件设计框图如图4所示。接收部分主要作用是检测ARINC429总线上是否有数据，并当有数据时将并行的32位429数据字组装成并行的4个字节数据发送给PC机。

　　首先，PC机设置接收部分的传输速率，即设置FPGA中时钟控制模块输出的读控制时钟信号r_clk，它以16倍于传输速率进行采样。当LVTTL A和LVTTL B任一路为高电平，即为有效数据的开始。在FPGA中，同步字头接收模块负责这部分工作。当有效数据开始后，接收32个串行输入数据，并将数据发送给接收数据检测模块，同时data_en信号有效。接收数据检测模块检测到data_en信号，锁存32位429数据字。在对数据进行奇校验无误后，向USB接口芯片发送一个中断信号。