4G系统中高速总线互连架构的研究与实现

　　　　3.2　B3G TDD系统平台架构的需求分析

　　（1）数据传输带宽需求

　　从技术要求上讲，B3G TDD试验网理论上的最高数据传输速率需要达到100Mb/s（此处讲理论，是因为实际的实现还会遇到很多问题），而在系统内部模块之间的数据（因为传输的数据还要进行信道编码，如卷积和扩频）肯定要远远超过100Mb/s，而基带发送板、基带接收板与多天线阵列之间的传输速率更高，在进行系统设计时需要为其预留较多的带宽。根据设计，B3G TDD试验系统各功能单板间每条接口链路的数据传输能力需要达到2Gb/s，以满足系统各模块间信息的交互及数据传输。在传统通信系统设备中常用的 CompactPCI架构，因为采用并行总线方式，总传输带宽最多1Gb/s，而且是各单元共享此带宽，远远不能满足B3G系统的带宽需求。

　　（2）模块联结方式

　　B3G-TDD系统分为很多功能较为独立的模块，各模块间再通过高速串行接口完成模块间的数据传输互联，互联通道较多，模块之间的连接如果过于复杂，不但影响开发的效率，而且还会在进行系统连调时造成很多不可预知的问题。因此B3G TDD系统需要一种配置灵活且便于扩展的总线架构，使各模块之间的互连需要有稳定的高速数据传输功能的同时，还需要接口比较易于实现和连调。

　　（3）系统耦合度

　　根据系统的总体框架设计和模块分配，需要系统各模块功能比较独立，特别是研发各小组所负责模块之间的连结接口既要完成数据传输，又要易于实现与连调。

　　（4）可扩展性

　　B3G TDD实验系统尚处于研发中，整体的架构上未能完全定稿，系统的处理能力还能得到很大的扩展，因此采用的平台架构需要模块化和可扩展性强。

　　（5）时钟系统

　　对于B3G TDD实验系统来说，系统的同步是非常重要的，因此所设计的架构需要有很强的时钟同步功能。

　　4、解决方案

　　鉴于B3G TDD系统需要一套支持高数据吞吐率，高兼容性（兼容各种协议）并具备高可靠性、可扩展性和智能性的模块化通用硬件平台资源，目前通用的并行总线架构的CPCI结构已经不能满足系统的需求，因此，本系统选用先进电信计算机架构（ATCA）[3]-[6]作为系统硬件平台的物理承载，并采用高速的串行接口来完成各模块间巨量的数据传输；由于国际上尚未制定具体的4G标准，因此也不可能有B3G TDD系统专用的基带处理芯片，只能采用高性能的FPGA芯片完成很多复杂的数据处理和算法实现的功能，因此，选用内嵌有千兆位串行收发器核的FPGA芯片有利于试验系统中数据处理部分与模块间高速数据传输接口部分的无缝结合，而各模块均采用相同的高速串行接口，如RocketlO[7]，能简化系统各单元之间的互连协议，显著地提高系统的开发效率。具体的解决方案：系统框架结构和连接背板采用先进的电信计算机架构体系（ATCA），对ATCA架构交换接口的全网格拓扑结构进行改进以满足B3G TDD系统的需求；引入高速串行接口RocketlO（单路支持传输速率高达3.125Gb/s）作为ATCA的交换接口，来完成系统各模块间高速数据传输的互连工作，通过将两种先进的技术相结合来搭建一种高性能的B3G TDD系统硬件平台架构。

　　4.1　ATCA架构的拓扑设计与配置

　　图1介绍了B3G TDD基站端基带处理系统硬件总体架构。在基站端涉及到很多系统模块的互连问题，本小节在此主要讨论各模块之间的互连的拓扑结构，各模块单板上的硬件设计等就不做详细的叙述。ATCA架构交换接口的拓扑结构从主要分为两种：星型结构和全网格结构，结构图如图2所示：

图2　交换接口互联拓扑

鉴于B3G TDD实验系统中各模块之间数据传输速率比较高，如果采用星型结构，那么两端节点之间的传输速率将要求太高，同时各模块之间如果全部通过节点连接，将不可避免的影响系统的整体性能，而且此类结构也不适合B3G TDD硬件平台的系统架构。此外，B3G TDD系统各模块之间基本上都需要有高速接口互连，而不是都与一个总的模块互连，因此，本系统采用的是全网格的拓扑架构，保证每两个模块之间都至少有四个高速互连通道。

　　虽然采用网格拓扑结构，但是各单板插槽之间的互连并不是对称的，一般还是将与临近模块互联通道多的模块单板放在ATCA架构的逻辑槽1、2的位置。

　　具体如下：将基站端所需要高速串行接口连接最多的模块交换/时频时序板和基带发送板分别置于逻辑交换槽1、2位置，他们与多天线接受阵列、多天线发送阵列、基带接收板、MAC处理/接口板之间利用Fabric InterFace高速互连。各单元之间的互连采用RocketlO接口，每个MGT（RocketlO）均工作于2Gb/s，参考时钟为100MHz。