如何实现零缺陷的汽车元件设计生产

　　AEC-Q001规范中提出了所谓的参数零件平均测试（Parametric Part Average Testing, PPAT）方法。PPAT 是用来检测外缘（Outliers）半导体组件异常特性的统计方法，用以将异常组件从所有产品中剔除。

　　PPAT可分为静态PAT（Static PAT）、动态PAT（Dynamic PAT）和地域性PAT（Geographic PAT），所谓的地域性PAT，即是为所有在晶圆上的裸晶加入邻近性权重（Proximity Weighting），因此一些被不良裸晶包围或邻近的良好裸晶，也可能会被移除。

                           图一　PPAT示意图

　　一般AEC-Q001只要求通过静态PAT测试。不过，为了达到更高的质量，ST的汽车等级认证要求同时做到静态、动态及地域性PAT标准。此外，ST的地域性PAT还采用可重复性类型侦测（Repeatable pattern detection）和混合式分析（Composite Analysis）来提升管控质量。通过PPAT，在测试限制外的裸晶会被删除，即使这些裸晶能符合特性要求。这样既避免潜在风险，又能在供货商的阶段即可改善组件的质量和可靠性。

                         图二　GPAT示意图

　　3. AEC-Q002

　　AEC-Q002基于统计原理，属于统计式良品率分析的指导原则。AEC-Q002的统计性良品率分析（Statistical Yield Analysis, SYA）分为统计性良品率限制（Statistical Yield Limit, SYL）和统计箱限制（Statistical Bin Limit, SBL）两种。以SBL来说，它在电性晶圆测试（Eletrical Wafer Sort, EWS）的阶段放置特殊的监控功能于BIN上，各个区域会被取样和分析。这些方法通过对关键性测试参数 / BIN的量测来建立一套分析和控制生产变量的系统，可用来检测出异常的材料区域，保证最终产品的质量和可靠性。

                                     图三　SBL示意图

　　所有新组件或技术在制造程序前后的不同阶段都可进行统计分析，同时也能在晶圆测试（Wafer Probe）及封装最后测试的阶段被用来进行电子参数测试。AEC-Q002为组件制造商提供使用统计技巧来检测和移除异常芯片组件的方法，让制造商能在晶圆及裸晶的阶段就能及早发现错误并将之剔除。

　　4. AEC-Q003

　　产品及制程的特性表现对于开发新的芯片或对现有的芯片进行调整相当重要。无论是位于制程边缘所产生的特性化零件，或特别选出的极端参数值，都可以被应用来确定敏感性的制程范围。

　　供货商可以改变或严格处理这部分的制程，或在测试阶段将这部分的产品移除。当新的组件中涉及新的设计技术及制程时，就会在晶圆测试或最后测试阶段进行特性化的操作。同过确定电性及制程参数和表现的限制，可以建立此产品的功能与参数表现特性，供货商也就能够明确能被妥善控制的制程区域（Sweet Spot）。

　　AEC-Q003是针对芯片产品的电性表现所提出的特性化（Characterization）指导原则，其用来生成产品、制程或封装的规格与数据表，目的在于收集组件、制程的数据并进行分析，以了解此组件与制程的属性、表现和限制，和检查这些组件或设备的温度、电压、频率等参数特性表现。