连续时间Sigma-Delta模/数转换器(上)

　　曾经大家认为流水线模/数转换器是高动态性能100MSPS(每秒百万采样)以下应用的唯一选择。如今，这个传统的观念被连续时间Sigma-Delta (CTSD) 模/数 (A/D) 转换技术完全颠覆了。CTSD技术不仅提供更好的能效，而且便于设计者将模/数转换器应用到高速高性能系统中。概括来说，CTSD技术可带来：

　　.　先天高能效架构，免除流水线或传统离散时间(DT)SD(DTSD) 架构下采样模/数转换器所需的高速增益级；
　　.　内置过采样、内部低通连续时间环路滤波器以及片上数字滤波器，提供一个真正的无混叠奈奎斯特频带(Nyquist band)；
　　.　无开关纯电阻性输入。相比于流水线或DTSD架构的采样输入模/数转换器更容易被驱动，而且耦合噪声更少；
　　.　具有片上时钟调整功能，可为内部调制器提供过采样时钟。可提升输入时钟的频率和品质，产生低抖动的采样边沿，无需高成本的高性能输入时钟支持即可实现高分辨率；
　　.　易于向CMOS新工艺迁移。在连续时间SD模/数转换器中，采样过程所引致的噪声和非线性影响会明显降低，因此可以降低电源电压以配合未来CMOS工艺的要求。

　　CTSD技术的先天优势加上片上时钟调整器的采用，便可通过下列的方法简化信号路径设计：
　　.　降低功率的要求；
　　.　免除使用(或降低要求)外置抗混叠滤波器；
　　.　降低输入驱动器的要求；
　　.　在不降低性能的前提下，降低对时钟资源的高品质要求。

　　此外，CTSD模/数转换器将随技术发展而不断改进，未来更可充分占尽CMOS新工艺的优势。

　　美国国家半导体的CTSD技术可支持的模/数转换器，其分辨率和数据输出率分别可高达16位或上和100MHz。本文将首先探讨一下模/数转换器的技术要点，并解释CTSD技术的应用价值。之后，将详述模/数转换器采用CTSD技术的好处。分析中将结合高分辨率100MSPS以下的应用，通过美国国家半导体的ADC12EU050来分析CTSD ADC的竞争优势。最后，本文将概括总结CTSD模/数转换器的发展潜能。

数据转换器基本原理

　　模/数转换器主要执行两项基本职能：时间离散和幅度离散。图1从概念上描绘出这两项职能，当然实际的模/数转换器结构可能与之有所区别。
　
图1  模拟到数字的转换

　　模/数转换器的第一项工作是在时间上进行离散，或是对连续时间变化的输入模拟信号进行采样。输入信号在一个fs的频率和固定的时间间隔下被采样，而采集回来的样品会以Ts=1/fs的周期来分隔开。一旦输入信号被采样，最终的信号便会在采样时间间隔kTs时以脉冲的形式存在。不过，采样信号仍可假设成一个无限范围的数值，因此并不能够精确地以数字形式来表达。

　　模/数转换器的第二个功能是在幅度上将采样信号离散化，就是说模/数转换器以某一有限数量的可能数值作为参考并估算出每个样品的幅度。基于模/数转换器的输出只能根据一堆有限的可能数值，故此每个样品的幅度都可用一个数字代码来表示，而其位的长度可决定转换器可能输出的总数。然而，在转换器中这些有限数量的输出数值难免会为模拟输入的数字化表达带来误差。这种误差称为量化误差，它会限制转换器的分辨率。

模/数转换器的架构

　　一般来说，模/数转换器可分为两大类：奈奎斯特率转换器和过采样转换器。这些不同类别的转换器在分辨率和输出采样率各有所长。

奈奎斯特率转换器

　　奈奎斯特率转换器可在所需最低频率下捕捉到关于整个输入带宽的全部信息，因此奈奎斯特率转换器的输出数据率很高。现今，三种最普遍的奈奎斯特率转换器分别为SAR (逐次逼近寄存器)、闪速和流水线模/数转换器。

SAR模/数转换器

　　逐次逼近寄存器(SAR)模/数转换器主要是通过一个比较器来对输入信号进行二进制搜寻。意思是模/数转换器首先决定该输入是大于或小于参考电压的中间点，该决定的结果便成为数字输出中的最高有效位(MSB)。找不到输入可能值的一半会被放弃，模/数转换器之后再决定该输入是大于或小于剩下来可能值的中间数，所得出的结果便成为数字字的下一个位。

　　上述的这项工作会不断重复，每次都会更以更高的分辨率来逼近输入的数值，而且每个周期都会重用相同的比较器直到找出最低有效位(LSB)为止，这个数字字才算完整。由于SAR需要N次周期才能产生出一个具N位分辨率的输出，因此通常将SAR的速度限制为几个MSPS。可是由于每一个周期都可重用同一个的高分辨率(可能先被校准)比较器，因此在低功率下也可获得高精度。美国国家半导体的低功率模/数转换器采用SAR架构，可以达到高至14位的分辨率和1MSPS的操作。

闪速模/数转换器

　　闪速模/数转换器特设有一堆连接到一个电阻梯的并行比较器，它们是由极正和极负的模/数转换器参考电压来驱动。每一条电阻梯均被设计成与其邻居有一个LSB的距离，以容许旁边的比较器能以最少一个LSB来辨别输入。所有比较器的输出会形成一个温度计代码，而这代码则会被转化成一个二进制的数字输出。

　　对于N位的分辨率，闪速模/数转换器需要使用2N-1比较器，而这种比较器一般只限于使用在低分辨率的应用。因为每一个增加的分辨位都会将比较器的功率和面积增大一倍。此外，位的增加也会同时提高对比较器准确性的要求。因此，闪速转换器一般都会被限制在8位的分辨率。在闪速模/数转换器的设计当中，大部份的精力都会集中在减少所用的比较器数量，目的是要降低转换器在高速转换时的功耗。正是凭着这个设计策略，美国国家半导体为业界带来首屈一指的超低功率、千兆赫采样率的8位模/数转换器。

流水线模/数转换器

　　流水线模/数转换器已成为8位或以上分辨率数据转换应用中的标准选择，适用的采样率范围从5MHz到100MHz或以上。事实上，现今美国国家半导体所提供的8、10、12和14位的流水线模/数转换器，其采样率可高达200MSPS，并可提供非常大的输入采样带宽。

　　流水线架构模/数转换器不会像闪速模/数转换器一般，要求有足够的比较器来把输入与可能输入值比较。流水线架构的原理是执行多个的低分辨率闪速转换级，并把它们堆迭成列以形成一条流水线。对于流水线中的每一个级，其前级的量化输出会从原本输入信号减去，而余数会被送到下一个级以进行更微细的量化。

　　这个过程会随着信号在流水线中前进而不断重复，直到LSB被决定出来，之后所有在流水线中的输出会组台成一个接近输入样品数值的整体数字近似值。

　　由于流水线可同时在多个样品上工作，故此模/数转换器可在每个时钟周期输出一个完整的数字字。这种并行处理可容许流水线在转换器的全奈奎斯特率下提供高分辨率。可是，这种做法的代价便是带来延迟。延迟发生在输入首次被采样到产生数字近似值之间。这个延迟被称为管道延迟，其大小一般为采样时钟周期的十分之一。幸而，对于大部份的应用而言，流水线模/数转换器的延迟都可接受。

流水线模/数转换器的挑战

　　美国国家半导体的高速模/数转换器已经清晰的证明流水线模/数转换器能够在高达200MSPS的采样率下提供高动态性能。虽然流水线架构可在中到高分辨率下达到很高的频率，但它仍然要受限于其它的设计参数。

高速电路

　　由于流水线的每一个级必须处理前级的输出，所以在转换过程中会由一个采样/保持(SHA)电路为每一个级提供一个固定的输入。第一级的SHA必须能在全采样率下维持模/数转换器的整体精度，而这需要一个开关电容器电路将其于一个时钟周期内稳定下来。同样，第一级的加法器和数/模转换器必须能于一个周期内稳定它们的输出。这些对于第一级的速度上要求(对于下一级来说这要求会降低)会迫使使用大带宽的放大器和其它电路，从而引致较大的功耗消耗。

热噪声

　　流水线模/数转换器的最大动态范围会部分取决于转换器输入上的热噪声，包括输入采样电容器的kT/C噪声。为了降低kT/C噪声，可以选用较大的电容器，但代价是：增加了在输入处的开关噪声，更难驱动输入，必须使用较高性能和较大功率的模/数转换器驱动器。

迁移到未来的CMOS工艺

　　与所有的抽样输入模/数转换器一样，流水线模/数转换器要迁移到未来的CMOS工艺必须严峻的挑战。由于流水线模/数转换器通常都是使用一个升压CMOS开关来为采样电容器上的输入信号采样。这挑战源于开关电容器的输入。随着CMOS工艺和其电源电压不断降低，可供CMOS开关用的过驱电压会随之减小，大大缩小了可进行高分辨率采样的输入电压范围。再者，要设计出一个可有效应用于深次微米工艺的较低电压阈值的开关也不是一件容易的事。

输入滤波和采样时钟的要求

　　对于使用包括流水线架构的任何类型的采样输入模/数转换器来说，最后的挑战是来自驱动转换器的外置电路，尤其是输入滤波网络和采样时钟。无论是使用什么样的采样输入转换器，在采样运行时混叠在要求频带内的信号都需要使用抗混叠滤波器(AAF)来清除。由于现实难以达到陡斜的滤波器衰减特性，常迫使设计人员对所需的信号过份采样。虽然过采样可以缩减有可能在频带中出现混叠的频率范围，从而使对抗混叠滤波器的要求降低，但这过采样会导致模/数转换器浪费奈奎斯特的带宽，并使到系统的功耗增加。此外，过采样还会增加对其后数字电路的工艺要求。

　　对于采样输入模/数转换器来说，提供给模/数转换器的采样时钟是另一个决定整体动态性能的重要因素，尤其对高分辨率和高输入频率的应用来说更甚。时钟源的相位噪声会随着模/数转换器输出处的噪声增加而出现，因此系统设计人员必须小心处理以确保整体的系统分辨率不会被时钟源局限。对于高速和高分辨率的模/数转换器来说，时钟的品质很重要，因为当输入频率和模/数转换器分辨率提高时，系统对时钟信号的纯净度要求也会相应提升。

　　从上述的讨论中还可明显看出，虽然流水线和其它的采样式输入模/数转换器是高速和高性能应用的最佳选择，但无论对于模/数转换器设计人员或系统设计人员来说都充满着挑战。与采样输入模/数转换器相反，CTSD模/数转换器并不需要快速稳定的电路或在其输入处设有开关电容器，因此可避免增加模/数转换器的功耗，而且亦无需在高分辨率的应用使用高性能的驱动器。此外，CTSD模/数转换器还具有高效的抗混叠滤波的优点，可降低或免除对外加抗混叠滤波器的要求，并且不会浪费模/数转换器的带宽。最后，CTSD技术还很适合迁移到未来的CMOS工艺。对于那些可同时使用CTSD和流水线架构的高分辨率和100MSPS以下的应用而言，CTSD技术会带来压倒性的优势，这些优势将在后文中论述。

过采样模/数转换器

　　奈奎斯特率转换器一般都能有效地在高输入带宽下达到中级分辨率，而通常过采样转换器的表现则相反。由于过采样转换器的采样频率是大于输入信号带宽的奈奎斯特率，因此在即定转换器采样率下，过采样转换器的输出率将会比奈奎斯特率转换器的低。可是，假如换成是奈奎斯特带宽，过采样转换器(即使没有校准)能达到比奈奎斯特率转换器更高的分辨率，当中无需理会转换器中CMOS电路的原有分辨率。这样的模/数转换器有两类，分别是过采样模/数转换器和SD模/数转换器。

过采样模/数转换器
　　
　　要清楚理解一个模/数转换器是如何过采样，最好从探讨一个N位闪速模/数转换器开始。这个转换器的正参考电压和负参考电压分别为+VREF/2和 -VREF/2，而它的整个输入范围[-VREF/2，+VREF/2]则被细分成2N个较小的范围，每个均有1 LSB宽，或VLSB = -VREF/2N。

　　由于闪速模/数转换器的输出只能指派出一组有限输出给一个无限范围的输入，因此一个输入的输出数字化表示便是原来幅度的总和再加上由数字近似值而来的信号误差，而这个误差信号即是量化误差。一般来说，这里假设量化误差的功率拥有一个白色的频率光谱，并且从频率0到采样频率fS之间平均分布。把这个固定的量化噪声密度从0到fS/2 (即奈奎斯特带宽)积分计算，那便可得出模/数转换器输出中的噪声功率。最后，便可得出闪速模/数转换器的SNR，其数值为 (0.176 + 6N) dB，其中N是输出中的位数。

　　在以上关于分布在DC和fS/2之间的量化误差白噪声的讨论，为降低模/数转换器输出信号中的噪声提供一个简单的方法。由于有限功率的量化噪声会在所有频率间平均分布，因此只要限制转换器的可用带宽，就可以削减输出的总噪声，从而提升带宽内信号的SNR。也就是说，假如把输入带宽局限在fS/2M，那整体的总和噪声将可降低M倍，这便称为过采样比率。因此，一个过采样模/数转换器所能达到的最高SNR为：
　　SNR = 1.76 + 6N + 10log10 (M) [3]
　　在过采样中，M值每增大四倍那SNR便会增加一个位(6 dB)。
Sigma-Delta调制器模/数转换器

　　在过采样中的带宽/分辨率取舍效率可以通过整形输入信号或量化噪声的频谱来加强。前者一般都是用一个delta调制器来完成，而后者则需依靠一个SD调制器。由于SD调制器比起delta调制器在那些非理想化电路中表现更好，所以也被普遍采用。

　　SD调制器的基本工作原理是在反馈环路中包含一个简单的量化器，以对量化噪声整形并将大部份的噪声移出要求频带之外，以准备稍后再用滤波器来抑制。图2表示出一个简单的SD调制器的例子，其中加性白噪声源ei 来调制量化器。
　
图2  SD调制器

图3 表示出传递函数，也称为噪声传递函数(NTF)，它是从量化噪声ei传递到供不同环路级L的调制输出。

图3  SD调制器中的量化噪声整形

　　从上述图表，可以看到调制器在较高的频率时会把量化噪声放大，并同时抑制较低频率的带内噪声。在这种效应下，量化噪声会转移到较高的频率，在该处它们稍后会被滤走，从而大大降低了在调制器输出处的整体带内量化噪声能量。但要注意对于较高阶的调制器，是会有更多的量化噪声被整形出频带外，使得留在带内的量化噪声较少。不过，环路滤波器的阶数不会无限增加，原因是当环路的阶级愈高，稳定性就越低。

　　可以看出对于一个SD调制器来说，可用的SNR以dB为单位就是：
　　SNR = 1.76+6N+(2L+1) 10 log10(M) + 10 log 10 (2L+1)-(2L) 10 log 10 (p)     [3]

　　如果与一个简单的过采样模/数转换器的SNR比较，当M>p时， SD调制器的SNR会较大，其实这是一种常见情况。随着过采样的频率增加，SD调制器会不断给出比简单过采样更高的分辨率。上述公式表示过采样率而增加的SNR会乘大(2L+1)倍，因此在SD调制器中的带宽与分辨率间的取舍效率会比单一的过采样高，尤其当调制器的阶级增加时这一情况更加明显。SD调制器之所以能获得更佳的分辨率，应归功于发生在SD环路反馈中的量化误差噪声整形。

　　在SD调制器中量化器的输出信号包含有输入信号、其它噪声以及经整形后量化噪声以外的失真成份。再者，环路输出数据率会比要求的高M倍。SD转换过程的最后一个步骤是去除带外的量化噪声，并且将输出的采样率降低至所需的数据传输率，该功能由抽取滤波器执行。

抽取滤波器

　　在SD调制器输出处的数字滤波器必须过滤所有的带外量化噪声，并且重新从环路采样率MfS到所需的模/数转换器输出率fs之间为数字数据采样。为了降低实现的复杂性，通常都会在多个不同的级中采用抽取滤波器。

　　一个简单的实现方法是采用一个简单的累积/抛弃或sinc滤波器作为第一级，它一般会被限制在一个低阶的抽取比例以防止出现明显的带内降级，而sinc的传递函数则可防止在不同再采样率下的信号在带内出现混叠。然而，这类的配置通常都跟随有一个低通滤波器，它可从sinc滤波器的中等输出率将信号每10抽一到所需的采样率fs/M。这低通滤波器也可用来补偿sinc滤波器的带内降级。可是，SD模/数转换器中的抽取滤波会导致比流水线模/数转换器更长的延迟，但现今大部份的应用都能接受这增加了的幅度。(待续)