GR228X在线测试(06-100)

        数字器件测试

　　数字电路器件测试需要专门的器件测试方案和将待测器件从周围器件或邻近总线中隔离开的方案。制定器件测试方案需要获取一系列用于器件输入的已知的逻辑状态和期望产生的一系列器件输出状态。这些被称作测试矢量的输入和输出信号组合，通常反映出器件的真值表状态。为了能测量器件的性能，需要在对数字电路器件的测试过程中为器件上电和接地。

　　一般来说，数字器件测试过程实际上是按以下顺序执行的一系列测试过程：

　　·在对总线器件实施完全的测试之前实施非总线的集成电路器件测试。

　　·试图通过悬空所有的连在总线器件上的总线来执行总线的连线测试。

　　数字电路器件测试通常需要大量同步输入输出的测试矢量。因此，用于数字器件测试的测试部件由大量相关的驱动/感应器电路构成。虽然在编写测试程序时可以将每个驱动/感应器电路(Driver/Sensors，D/S)看成是一一对应地连接到每根测针上，但实际的驱动/感应器电路的数量是远少于可用的测针数的。系统软件会自动地调度安排驱动/感应器电路与(由继电器阵列组成的)多路复用系统之间的通路，从而将所有的测针与相应的驱动/感应器电路相连。因此，这也就意味着测试程序实际上不可能同时占用所有的测针，并且在任一时间内测试程序仅仅需要占用略多于250根的测针。

　　每组驱动/感应器电路实际上包含了内置的和连到高低逻辑驱动电压上的可编程的上拉和下拉电阻。这些电阻一般用来简化发射极开路输出和集电极开路输出的感应过程。

　　在总线测试中，首先用下拉电阻将总线信号拉低。如果下拉电阻能将总线信号带到一个低电位，就可以认为总线处于一个高阻抗状态，或者至少是处在一个高阻值的范围内。而那些可编程的上拉电阻被连接到高逻辑电压，并且用来检查总线信号的逻辑高电平。采用这两项测试的目的是为了检测是否有器件在低电平时驱动总线。

　　每个驱动器的输出信号一般起到一个可编程的电压源的作用，产生由测试程序决定的高低电压。为了测试开路集电极、开路发射极和三态器件，驱动/感应器电路能在一对拉高拉低电阻间切换。感应器只是一个电压比较器，它对超出某个程序指定阈值的所有电压返回逻辑1，对低于程序指定的另一个阈值的电压返回逻辑0。落在两个阈值之间的值必定是在最高值和最低值之间。

　　需要采用大量的电路允许的输入信号组合来引导数字器件的测试过程，但不能测试那些被固定在高电位或低电位的输入信号，也不能单独测试那些与其他信号绑定在一起的输入信号。采用真值表或测试矢量的集合，测试系统能够根据预期的状态值检测输出状态。在某些情况下，可以特别指定器件在测试过程中的电压和电流参数，就如同规定信号延迟一样。然而，对一般的数字器件测试而言，与其说是对电路参数的检测，不如说是检测器件的逻辑功能。

　　混合器件测试

　　混合电路器件的测试程序通常同时包含模拟电路测试过程和数字电路测试过程。混合器件测试程序支持对复合器件进行测试，复合器件是被当作函数来进行测试的(如滤波器和脉宽模块等)。其它混合电路器件还包括可编程增益放大器和模数转换器。GR228X测试系统能够生成混合器件测试程序。为了测量器件或器件组，混合器件测试程序可采用系统中的任何测试仪表来实施测试过程。