数字化全双工语音会议电路(06-100)

　　语音会议和全双工语音会议

　　“语音会议”常被称为“电话会议”，但电话会议只是语音会议的形式之一。实际上，语音会议的用户终端并不限于电话机，也可以是调度机、会议机、指挥机等各种通信设备的语音终端；语音会议的通信网络也并不限于普通的二线制PSTN电话网络，还可以是四线制的语音网络、专用的无线通信网络或者有线/无线结合的综合通信网络。

　　在语音会议中，每个与会者都可以收听会议，但不一定能够发言。如果与会者要通过申请才能发言，那么习惯上称其为“半双工”语音会议。要申请发言，并不是一件方便的事。因为既然是半双工，与会者在自己的终端上说话会议是听不到的，他要么再用别的通信设备来向会议主持者提出他的发言请求，要么就只能在自己的终端上通过语音以外的方式来发出申请，如拍打叉簧开关或按双音多频拨号键来发出信号等。

　　如果每个与会者除了能够收听会议外，还可以自由发言，那么就是“全双工”语音会议。这里的“自由”是指电路上能够让与会者的语音随时发出供大家收听，至于会议规则是允许或是禁止某个用户在某个时段发言则另当别论。显然，全双工会议更方便，更有效率。但全双工会议的电路要复杂得多，尤其是较大门次(32门以上)的全双工语音会议。
　　
　　语音会议的实现方法

　　无论是哪种语音会议，主要采用的都是语音求和技术。实现方法是把所有发言者的语音信号求和后发送给各个有权收听的与会者，但每路都不能接收自己发送的语音，以避免自发自收的反馈信号造成回声啸叫。在最简单的情况下，每个与会者的收听权是相等的，如果这时每路的收发语音已分离(四线制或经过了二/四线变换)，那么有两种实现方法：一种是把除本路以外的n-1路(n为会议用户数)发送语音求和后送给本路接收，用模拟语音电路来实现时需要用到n个n-1路的语音加法器；另一种方法是把全部的发言都相加后减去某个用户的发言再发送给这个用户，用模拟电路时需要用到1个n路的加法器和n个2路的减法器。每个加/减法器的模拟电路都可以用运算放大器和若干个电阻来实现。第二种方法由于求和的路数少，虽然多用1个运放，却可少用许多电阻和连线。但用第二种方法时，如果模拟减法器的增益没有调到使本路语音完全被抵消，就会产生收发串音。

　　在模拟式语音会议电路中，如果需要视情况决定是否接受每个与会者的发言申请，那么还要增加模拟开关来控制每路语音是否参加求和运算。

　　当开关数量多时，还必须加入译码电路来分别选通这些开关。由于不得不使用大量运放、电阻、模拟开关、译码器及信号线和控制线，使得大门次的模拟式语音会议电路变得十分烦琐复杂，集成度低，功耗大。

　　如果语音会议系统建立在PCM/TDM(脉冲编码调制/时分多路复用)数字交换平台上，这时处理的是数字化了的语音信号，一般可用ASIC(特定用途集成电路)器件来实现数字化语音会议功能， 如Zarlink公司的MT8924、ST公司的M34116等芯片。ASIC器件使用方便、成本低，但通常只能处理1帧PCM信号中32个时隙的语音。如果要实现大门次的全双工会议，就只有把多片这类器件组合起来复用，为此还得再配上时隙交换芯片(如MT8980等)来调整各路信号的时隙关系、增加译码电路来分别选通各片器件。这一来电路的复杂度又增加了，而且功能更改困难。

　　相比之下，FPGA技术能够提供一个集成度更高、更灵活的解决方案。FPGA的优势在于，能够轻易地在其芯片内设计和配置出大量并行工作的加/减法器，来处理多路语音信号。FPGA片内的加/减法器是纯硬件结构，能够相当精确地设计其语音输出入信号的时序关系，并可通过EDA软件准确地预测和仿真电路的实时特性。这对于语音之类实时性要求很高的信号来说是十分重要的。FPGA成本低廉，用来实现全双工语音会议功能时，除配置芯片外不需要再加其它外围芯片，十分接近于单芯片的解决方案。