控制共模辐射电磁干扰的基本方法

电磁干扰(EMI)指电路板发出的杂散能量或外部进入电路板的杂散能量，它包括：传导型(低频)EMI、辐射型(高频)EMI、ESD(静电放电)或雷电引起的EMI。传导型和辐射型EMI具有差模和共模表现形式。在处理各种形式的EMI时，必须具体问题具体分析。对于ESD和雷电引起的EMI，必须利用EMI抑制器件在ESD和雷电进入系统之前予以消除，防止由此导致的系统工作异常或损坏。对传导型或低频EMI，不论是接收还是发送，都要在电源线上和电路板输入/输出口的传输线路上采取滤波措施。辐射型EMI的抑制有3种基本形式：电子滤波、机械屏蔽和干扰源抑制。

在所有EMI形式中，辐射型EMI最难控制，因为辐射型EMI的频率范围为30MHz到几个GHz，在这个频率段上，能量的波长很短，电路板上即使非常短的布线都能成为发射天线。此外，在这个频段电路的电感增大，可能导致噪声增加。EMI较高时,电路容易丧失正常的功能。

尽管辐射型EMI的控制和屏蔽可以通过机械屏蔽技术、电子滤波或干扰源抑制，且电子滤波和机械屏蔽技术对EMI抑制很有效，在实践中也很常用，但这两种方法通常是控制辐射型EMI的第二道防线。由于需要附加器件和增加安装时间，电子滤波技术成本较高。另外，用户常常打开设备的屏蔽门，或取下背板以方便内部器件或PC板的维护，所以，机械屏蔽技术常常形同虚设。

因此，控制EMI的主要途径是减少辐射源的能量并且控制电路板上电压电流产生的电磁场的大小。大部分电路都安装在电路板范围内，因此通过对电路板级的精心设计可以控制电感、电容、瞬态电压和电流路径，从而控制电磁场的大小。由于电感、电容、瞬态电压和电流路径等因素对EMI的影响不同，本文将集中讨论板级设计中控制共模辐射EMI的主要步骤。为了更好的理解本文提出的方法，首先要说明一些关于EMI和电路功能的重要概念。

发射频率带宽

在EMI频率范围内，人们关心的不仅是信号的时钟频率，还包括信号的高阶谐波。高阶谐波频率的振幅由器件输出信号的上升时间和下降时间决定。信号的上升沿和下降沿变化得越快，信号频率越高，EMI就越大。任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。如果不考虑时钟频率，若电路信号的上升或下降时间窄到11ns，则将产生0到30MHz范围内的各种谐波，因而产生很强的EMI辐射。PCB寄生参数

PCB上的每一条布线及其返回路径可以用三个基本模型来描述，即电阻、电容和电感。在EMI和阻抗控制中，电容和电感的作用很大。当两个不同电压的导电层由绝缘材料分隔时，两个导电层之间就会产生电容。在电路板上，一条布线及其所有相邻的布线或导电层之间，通过它们之间的绝缘区域形成电容。绝缘区由导体周围的空气和隔离导体的FR4材料组成。

导线及其回路(地线或接地层)之间形成的电容数值最大。记住，Vcc电源层(如5V)，对于交流信号来说与接地层等效。通常为了抑制信号电场的辐射，有必要保证布线及其回路之间电容的数值较高，当布线加宽或与回路之间的距离变近时，电容数值就会升高。电感是电路板导体储存周围磁能的元件。磁场是由流过导体的电流产生或感生，磁能阻碍电流的变化。通过电感的信号频率越高，电感的阻抗就越大，因此，当输出信号的上升和下降沿谐波频率落在EMI辐射频带范围之内时(上升时间为11ns或更快)，降低PCB上导体的电感值就很重要。

电感的数值表示它储存导体周围磁场的能力，如果磁场减弱，感抗就会减小。磁场的大小部分取决于导体的截面积(厚度和长度)。当导体变宽、变厚或变短时，磁场就会减弱，电感就会降低。

更重要的是，磁场的大小是由导线及其电流回路构成的闭环面积的函数。如果把导线与其回路靠近，两者产生的磁场就会相互抵消，这是因为二者磁场大小大致相等，极性相反。在很狭窄的空间内，信号路径及其回路周围的磁场大部分对消掉了，因而电感很低。

图1说明如何通过控制闭环区域来改变电感，其中第一片IC与第二片IC之间连线代表PCB上的导线，虽然导线A比导线B长，但闭环区域A远小于B，其电感也比区域B小得多。

阻抗

导线和回路之间的阻抗以及一对电源回路之间的阻抗，是导线及其回路或电源回路之间电感和电容的函数，阻抗Zo等于L/C的平方根。

从EMI控制的角度来说，希望电路的阻抗较低。当电容较大，电感较小时，只要使导线和其回路间保持紧密耦合(紧密布局)，就能满足要求；当电容减小时，阻抗增大，电场屏蔽能力减弱，EMI增大；当电感增加时，阻抗增大，磁场屏蔽能力减弱，EMI也会增大。

电流路径

每个电路都存在一个闭环回路，当电流从一个器件流入另一个器件，在导线上就会产生大小相同的回流，从而构成闭合回路。在PCB上，当信号流过导线，如果信号频率低(最多几百Hz)，回路电流就会沿着阻抗最小的路径，通常是最短且/或最宽的路径，流回到发送信号的器件。一旦信号频率超过几百kHz(但还在低频范围内)，回流信号就会与信号源发送的信号产生电场和磁场的耦合作用。

这就要求回路应会尽可能靠近始发信号路径。在频率较高时，当一条导线直接在接地层上布置时，即使存在更短的回路，回路电流也要直接从始发信号路径下的布线层流回信号源。在高频情况下，回路电流要沿着具有最小阻抗的路径返回信号源，即电感最小和电容最大的路径。这种靠大电容耦合抑制电场，靠小电感耦合抑制磁场来维持低电抗的方法称为自屏蔽。根据每条导线的回路布线，就能实现自屏蔽。

两种形式的EMI在电路中，电磁能通常存在两种形式，差模EMI和共模EMI，区别二者有助于更好地理解控制EMI的方法。

电路中器件输出的电流流入一个负载时，就会产生差模EMI。电流流向负载时，会产生等值的回流。这两个方向相反的电流，形成标准差模信号，注意不能与差动信号相混淆。差动信号的另一组信号不是参照回路层(如电源层或地层)，两个信号相位差为180度。无论是差模还是差动工作模式，电路板只能近似达到一个理想的自屏蔽环境，完全抵消信号通路及其回路之间的电场和磁场是不现实的，残留的电磁场就形成了差模EMI。

电流流经多个导电层，如PCB上的导线组或电缆，就会产生共模辐射。典型的共模辐射回路电流流经高阻抗路径时产生，进而产生很大的磁场。磁场以共模电流的形式将其能量耦合到导线组、电线或电缆之中，共模特性表现为这些导线组中的感生电流方向全部相同，由于这些导线没有形成回路，所以不能产生相反方向的电磁场，向外辐射能量的大天线就是这样形成的。更糟糕的是，流入和流出电路板及其外壳的导线、电线或电缆的屏蔽罩中也能产生共模电流。电路板的高阻抗通常有三种情况：

1.差模电流的回路被切断。布线被不同的层隔断，就迫使回路绕过这些隔断层，从而导致电感环路开路并使电容耦合减小，进而增大电场和磁场。2.电源线的不恰当布局，使流向电源引脚的导线变长，也会造成阻抗增大。3.电源层相对接地层而言，位置不恰当，从而使PCB的结构造成高阻抗。不恰当的电源分布结构会引起严重的共模EMI问题。

控制共模EMI的关键，是正确处理电源电流的旁路和去耦，并通过控制电源层的位置和电流来控制电源的走线和回路电流。数字器件信号的快速上升沿会产生谐波，进而发出大量射频能量，具备高驱动能力的输出信号和高速周期信号尤其如此(如时钟、地址、数据、使能信号)，共模EMI干扰源的抑制主要针对于此。抑制干扰源的基本技术是在关键信号输出端串入小阻值的电阻，如图2所示，通常采用22到33欧姆的电阻，稍大一些的也没有问题。这些输出端串联小电阻能减慢上升/下降时间并能平滑过冲及下冲信号，从而减小输出波形的高频谐波的振幅，进而达到有效地抑制EMI的目的。电阻的位置应尽量靠近IC输出引脚。

评估上升沿和下降沿时间对整个电路时序的影响是非常重要的，如果由于电路工作时钟频率很高而使得必须计入器件上升/下降沿时间对电路时序的影响，则此解决方案可能不太适合于此类应用。当高速器件应用在工作时钟频率较低的电路时，该方案的效果才最佳。由于目前市场上供应的IC的上升沿和下降沿都很陡，因此许多工作频率较低的应用电路都采用高速器件，此时采用一系列阻尼电阻效果就非常理想。

电源布线系统中，有两个因素对控制共模EMI起到重要的作用：电源路径的阻抗和旁路/去耦电容的位置。

整个电源路径保持低阻抗至关重要。一种方法是，在电源输入电路板处的连接器内，将电源线和地线分组。不要在连接器的一端接电源，而在另一端接地，这会使电感回路开路，而使EMI恶化。电源和地应交替排列，先地层，然后电源层，再地层，再电源层，依此类推。

当多个元件的输出同时发生高低电平变化时，就会产生很大的瞬态电压，因而流过电源层电感的电流就很大。共模EMI的另一个主要原因就是，这些很大的瞬态电压将电流耦合到多条铜导线之中。瞬态电压的振幅是电流开关速度和电源层阻抗的函数，电源层阻抗越小，瞬态电压越小，EMI也越弱。电源和地层之间的绝缘材料越薄，阻抗就越小。

当设计过程中采用独立的驱动电压(Vcc)时，要将电路板的电源层和地线层安排在相邻位置。如果要两个相同电压的布线层驱动大电源电流，则在电路板上要设计两组电源层/接地层。在这种情况下，每一组电源层和接地层都要用绝缘材料分开。如果同一组电源层和接地层之间还插入了其他信号层，则电源层阻抗就会增加，从而导致EMI增加。

在只有双面板的布线中，电源和地层要合理地布成电源网格和接地网格。最佳的布线方法是将电源线和地线相邻紧密布置。如果在板的上层为水平布线，则在下层要垂直布线。电源和地线紧密相邻能实现良好的电容耦合，还可以更好地控制电感。对电源线电感的控制有一定要求。印制板上的线径至少为0.050英寸宽，在允许情况下，要尽可能宽。对于上升时间大于5ns的高速器件，保持电源层的低阻抗十分重要，这时网格技术可能就不能解决问题。当上升时间超过5ns时，就要用电源层和接地层来控制EMI。

旁路和去耦电容由于导线电感及其它寄生参数的影响，电源及其供电导线响应速度慢，从而使电路中驱动器件输出所需要的电流不足。合理地放置旁路或去耦电容，能在电源响应之前，利用电感和电容的储能作用为器件提供电流。旁路或去耦电容的数值介于小和中等之间。中等数值的电容通常在4.7uF到25uF之间，其位置在电源线和地线进入PCB处为佳。在电路板上耗电较多的器件，如处理器、微控制器等，周围也应当放置中等数值的电容。

数值小的电容能为IC提供高频电流，有时将其称为“瞬态开关电容”。在器件输出端高低电平跳变时，它能为器件输出高速充电，与电源层的分布电容一起为器件提供充电电流。充电电流的频率通常很高。

要获得最佳的EMI控制效果，应在每组电源和地引脚上都安装一个电容。如果器件的电源和地引脚相距很远(如TTL的74系列的地和电源引脚分布在对角线上)，就没有合适的位置放置电容，因而难以将电源层的电感降低到维持低瞬时开关电压的水平。可能的话，要尽量选用具有成对电源和接地引脚的IC。集成电路制造业界已经开始对引脚电感问题进行深入的研究，尽管很多IC厂商都忽视这个问题。

旁路/去耦电容的数值及物理尺寸对于确定旁路/去耦电容的工作频率十分重要，这些参数的计算超出了本文讨论的范围，但设计工程师应当深入地了解这个问题。例如，现在对大部分电路来说，采用0.1mF的电容已不能达到足够高的开关频率。

器件位置、布局和布线

器件布局一直按照功能和器件类型来对元器件进行分组，例如，对既存在模拟电路，又存在数字器件的电路板，还可将器件按工作电压、频率进行分组布局；对给定的产品系列或电源电压时，可按功能对器件进行分组。

器件分组布局完毕后，必须根据元器件组电源电压的差别，将电源层布置在各器件组的下方。如果有多层地，那么就必须把数字地层紧贴数字电源层，模拟地紧贴模拟电源层，模拟地和数字地要有一个共地点。通常，电路中存在A/D或D/A器件，这些转换器件同时由模拟和数字电源供电，因此要将转换器放置在模拟电源和数字电源之间。

如果数字地和模拟地是分开的，它们将在转换器汇合。当电路板按照器件系列和电源电压分组时，组内信号的传送不能跨越另外的器件组，如果信号跨过界限，就不能与其回流路径紧密耦合，这样会增大电路的环路面积，从而使电感增加，电容减小，进而导致共模和差模EMI的增加。电路板设计过程中要避免出现各种隔离带。虽然相距很近的一排通孔并不违反设计规则，但是，在电源层和地层上过多的通孔有时相当于开出一条隔离带，要避免在该区域内布线，例如，当一个3ns的信号回路如果偏离其信号源路径0.40英寸，则过冲/欠冲和感生串扰会大增，足以使电路工作出现异常，并同时增加差模和共模EMI。

控制共模辐射电磁干扰的基本方法结论

本文介绍的技术对抑制EMI辐射很重要，它们是电磁兼容设计的基础。除了上述技术，要真正掌握抑制EMI的方法，还必须全面了解电子滤波、机械屏蔽以及其它PCB设计技术。

作者RickHartley是AppliedInnovation公司资深PCB硬件工程师，他从事印制电路板设计和开发达25年之久。最近10年，Hartley负责高速数字和射频电路设计，重点为EMI控制