连续实时信号处理器的性能分析
１ 处理器概况
ＡＤ公司的ＴigerSHARC DSP(ADSP-TS101S)和摩托罗位公司PowerPC系列处理器代表了获得高性能计算能力的不同结构和方法。ＴigerSHARC代表ＤＳＰ的传统做法，它具有低开销、确定性和ＤＭＡ引擎等特点，专门用于开发嵌入式实时应用系统，例如雷达、声纳、无线通信和图像处理。相反，ＰowerPC是一种ＲＩＳＣ处理器，用于开发副苹果计算机最高性能的Ｇ４工作站；具有很高的时钟频率以及强大的ＡltiVec矢量处理引擎，在一些嵌入式信号处理应用方面也取得了很大的成功。
很明显，具有ＡltiVec核的ＰowerPC G4(74xx)具有较高的核时钟速率与性能。PowerPC的核时
相反，ＴigerSHARC有两个独立的３２闰处理器核，或称MIMD（多指令多数据）结构。每个计算单元每周期能执行一次乘法以及和差分运算，对于300MHz ADSP-TS101S每周期完成６次浮点运算或1800MFLOPS峰值运算能力。当执行１６位数据运算时，TigerSHARC可以利用它的超标量体系结构，分离两个独立３２位计算单元成２个单独的１６位SIMD单元，这样每个操作在两个数据单元，每个周期可以增加超过１２次的操作。另外，TigerSHARC有另外两个专门的１６位整数引擎，每个周期可以增加超过１２次的操作，这样每个周期共计２４次整数运算，7200MOPS。
２ Ｉ／Ｏ带宽与处理能力的比值
在许多信号处理的应用中，受限于数据流而不是处理能力，因此理解处理器Ｉ／Ｏ能力以及与处理器内核的数据交换的性能十分重要。衡量的尺度是Ｉ／Ｏ带宽与处理率之比（ＢＰＲ），即处理器峰值Ｉ／Ｏ带宽（ＭＢ/s）除以峰值处理能力（ＭＦＬＯＰＳ）。１Ｂ／ＦＬＯＰ的ＢＰＲ指示它是一个比较平衡的连续信号处理结构，意味着处理器对每个浮点操作能完成１Ｂ数据传输。一个处理器的ＢＰＲ明显高于或低于１Ｂ／ＦＬＯＰ，表示这种结构比连续信号处理器更适合数据流搬移或后向数据处理。
图１所示为ＰowerPC处理器节点方框图。从图中可以看出所有处理器Ｉ／Ｏ的访问必须通过ＭＰＣ和控制器／桥芯片之间的６４位，１２８ＭＨz(对于ＭＰＣ７４５５为１３３ＭＨｚ)系统总线。对于ＭＰＣ７４１０任何一个处理器的最高Ｉ／Ｏ带宽是１０００ＭＢ／s,对ＭＰＣ７４５５的最高Ｉ／Ｏ带宽是１０６４ ＭＢ/s。
然而由于Ａltivec很强大，这种适宜的高带宽不一定总能跟上核的速度。当MPC7455执行8000MFLOPS时，数据搬移的速度仅为1064MB/s。BPR值只有０.13，说明这种结构的I/O带宽和处理能力是不平衡的。因此，PowerPC对块处理是有效的（比如具有高的计算和相对低的数据流动），但对连续的、高数据流动、较少计算的连续信号处理，是低效率的。
TigerSHARC是为多处理器设计的，而且提供了６４位、100MHz共享系统总线以及４个８位，250MHz的Link口作I/O和处理器之间的数据通信，簇总线的搬移数据速率为800MB/s。数据还可以通过Ｌink口以50MB/s速度进行传送，每个TigerSHRC提供总的I/O带宽可达1800MB/s。TigerSHARC的ＢＰＲ是0.1，表明对连续的信号处理是平衡的优化结构。
３ 信号处理能力—cFFT
１０２４点复数FFT(cFFT)是评价信号处理性能使用最广泛的基准。原因如下：第一，清晰而且容易易化；第二，在大多数应用中，它是最普遍使用的信号处理函数；第三，cFFT可以评估处理器的数据处理能力和处理速度。
值得注意的是，由于ＰwerPC的速度和性能，在计算１０２４点cFFT有明显优越性；然而TigerSHARC是为DSP裁剪定制的，在执行信号处理算法时会更加有效。这是由于芯片具有极好的数据搬移的能力、平衡以及单周期执行蝶形运算能力（乘法、加法、差分）。AltiVec核比TigerSHARC核快3.3倍，潜在处理速率是TIgerSHARC的4.4倍，然而它执行一个１０２４点cFFT仅比TIgerSHARC快2.5倍。TigerSHARC在９７５０周期可以完成CFFT运算，而PowerPC必须用１３０００个周期，因此，在执行一个１０２４点CFFT时，TigerSHARC的计算效率比PowerPC高３３％。换句话说，如果以相同的时钟频率运行，TIgerSHARC会超过PowerPC ３３％。随着TigerSHARC时钟速率继续提升，考虑成本和功耗等问题，当它执行FFT信号处理应用时，它的能力要显明超过AltiVec。
４ 连续的cFFT
评价处理器能力时，通常考虑它的处理能力、Ｉ／Ｏ带宽，甚至算法的执行，但遗憾的是这些评估没有一个能真实反映实际应用。实际应用时，这些因素往往相互影响。数据必须按所希望的那样同时输入、处理、输出。每个１０２４点cFFT需要８ＫＢ数据输入（１０２４个样本
评论