微带线和带状线设计

　　这里的所有维度同样以mil为单位，B为两个层的间距。在这种对称几何图形中，需要注意的是，B同样等于2H + T。参考文献2指出，参考文献1中的这个等式的精度通常在6%左右。

　　适用于­εr= 4.0的对称带状线的另一条便利准则是，使B成为W的倍数，范围为2至2.2。结果将得到约50Ω的带状线阻抗。当然，这条法则是以另一近似法为基础的，忽略了T。尽管如此，该法则对于粗略估算还是很有用的。

　　对称带状线同样有一个特性电容，其计算单位为pF/in，如等式8所示。

　　对称带状线的传播延迟如等式9所示。

　　或者以ps为单位：

　　当PCB介电常数为4.0时，可以发现，对称带状线的延迟常数几乎正好为2 ns/ft­，合170 ps/in。

　　走线嵌入法的利弊

　　根据上述讨论，在设计阻抗既定的PCB走线时，既可以置于一个表层之上，也可嵌入两层之间。当然，在这些阻抗因素之外，还有许多其他考虑因素。

　　嵌入式信号确实存在一个明显的大问题——隐藏电路走线的调试非常困难，甚至无法做到。图4总结了嵌入式信号走线的利弊。

　　图4：多层PCB设计中嵌入与不嵌入信号走线的利弊

　　设计多层PCB时也可能不使用嵌入式走线，如最左边的横截面视图所示。可以将这种嵌入式设计看作一种双重双层PCB设计(共有四层铜)。顶部的走线与电源层 构成微带，底部的走线则与接地层构成微带。在本例中，两个外层的信号走线可以方便地供测量和故障排查使用。但这种设计并未利用各层的屏蔽作用。

　　这种非嵌入式设计的辐射量较大，更容易受到外部信号的影响，而右侧的嵌入式设计采用了嵌入法，则很好地利用了各层的优势。就如诸多其他工程设计一样，PCB设计中到底采用嵌入法还是非嵌入法是折衷的结果。这里的折衷则体现在减少辐射与方便测试之间。