微带线和带状线设计

　　作为包括这些计算的示例，一块双层板可能用20 mil宽(W)、1盎司(T=1.4)的铜走线，并由10 mil (H) FR-4 (­­εr= 4.0)的介电材料分离。结果，该微带线的阻抗为50 Ω左右。对于其他标准阻抗(如75Ω的视频标准阻抗)，使"W"调整为8.3 mil左右即可。

　　微带线设计的一些指导原则

　　本例涉及到一个有趣且微妙的要点。参考文献2讨论了与微带PCB阻抗相关的有用指导原则。若介电常数为4.0 (FR-4)，结果显示，当W/H为2/1时，阻抗将接近50Ω­(与第一个示例类似，其中，W = 20 mil)。

　　仔细的读者会发现，根据等式3预测，Zo应为46Ω­左右，与参考文献2提到的精度(>5%)相吻合。IPC微带线等式在50Ω­与100 ­Ω之间最精确，但当阻抗低于或超过该范围时，其精度则大幅下降。

　　根据等式5，也可以计算微带线的传播延迟。这是微带信号走线的单向通过时间。有趣的是，对于给定的几何模型，延迟常数(单位：ns/ft)仅为介电常数而非走线维度的函数(见参考文献6)。请注意，这可以带来极大的便利。意味着，当给定PCB基板(并给定­εr)时，各种阻抗线路的传播延迟常数是固定不变的。

　　该延迟常数也可以ps/in为单位，这样更适用于小型PCB。即：

　　因此，举例来说，对于PCB介电常数4.0，不难发现微带线的延迟常数约为1.63 ns/ft，合136 ps/in。这两条额外的准则对于设计PCB走线中信号的时序具有参考意义。

　　对称带状线PCB传输线路

　　从多种角度来看，多层PCB是一种更好的PCB设计方法。在这种模式下，信号走线嵌入电源层与接地层之间，如图3中的横截面视图所示。低阻抗交流接地层和嵌入的信号走线形成一条对称带状线传输线路。

　　从图中可以看出，高频信号走线的电流回路直接位于接地层/电源层上的信号走线的上方和下方。因此，高频信号被完全限制在PCB板内部，结果使放射降至最低，为输入杂散信号提供了天然的屏障。

　　Figure 3: A Symmetric Stripline Transmission Line With Defined Impedance is Formed by a PCB Trace of Appropriate Geometry Embedded Between Equally Spaced Ground and/or Power Planes

　　该设计的特性阻抗同样取决于几何图形以及PCB介电质的­­εr。该带状传输线路的ZO可表示为：