基于CPLD技术的CMOS图像传感器高速采集系统

　　在当前图像传感器市场，CMOS传感器以其低廉的价格得到越来越多消费者的青睐。在目前的应用中，多数采用软件进行数据的读取，但是这样无疑会浪费指令周期，并且对于高速器件，采用软件读取在程序设计上、在时间配合上有一定的难度。因此，为了采集数据量大的图像信号，本文设计一个以CPLD为核心的图像采集系统，实现了对OV7110CMOS图像传感器的高速读取，其读取速率可达8 Mb/s。

　　1、硬件电路方案

　　图1为基于CPLD的OV7110CMOS图像传感器的高速数据采集系统原理框图，他主要由2个部分组成：OV7110的参数设置电路和图像采样电路。

　　1.1　OV7110的参数设置电路

　　系统在上电后需要对CMOS采样芯片进行初始化，以 确定其工作模式、窗口大小、扫描方式、输出数据格式等。这些参数是通过OV7110芯片上的SCCB接口进行的。

　　SCCB是OmnVision公司开发的一种双向三线的同步串行总线，引线接口有使能线SCCB_E，时钟线SIO_C，数据线SIO_D。其中SCCB_E低电平有效，如果将其接地，那么SIO_C，SIO_D的工作方式十分类似于I2C总线。OV7110工作模式、窗口大小、扫描方式、输出数据格式均可以通过相应的寄存器来设置，本系统把AT89C51作为主设备(MasterDevice)，OV7110作为从设备(Slave Device)，采用AT89C51的P1.2和P1.3口用软件模拟SCCB总线，把其参数写入其内部对应的寄存器。与I2C总线一样，在SCCB总线中主设备发送一个字节后，从设备需要将数据线SIO_D拉低作为应答信号(ACK)返回给主设备，才能表示发送成功。值得注意的是由于CMOS器件所能承受的灌电流很低，所以接至时钟线SIO_C、数据线SIO_D的上拉电阻阻值应在3～5 kΩ之间，并且对于主设备AT89C51发送参数完毕后，需立即释放数据线SIO_D以保证其处于悬空状态，即AT89C51在送完一个字节后立即执行一条指令，使数据线SIO_D发出读取信号的操作。

　　1.2　图像采样电路

　　本系统设置的工作模式为黑白，分辨率取到了最大640×480。CMOS芯片的数据输出波形如图2所示(为了便于分析，该图只是示意图)。图中VSYNC为垂直场同步信号，其下降沿表示一帧图像的开始。HSYNC为水平行同步信号，其上升沿表示一行信号开始。HREF为水平窗素时钟信号，即数据输出同步时钟信号，其下降沿更新数据，上升沿数据是稳定时期，可以读取数据，其数据按行输出。Y为图像灰度数据。