基于DSP与CPLD的变频器PWM脉冲发生器设计

作者：时间：2012-04-06来源：网络收藏

1 引言

本文引用地址：http://www.amcfsurvey.com/article/257591.htm

近年来,多电平变换器成为电力电子研究的热点之一,它主要面向中压大功率的应用场合。目前,有三种基本的多电平变换器拓扑结构[1]：①二极管箝位型;②飞跨电容型;③级联型。

几种拓扑结构各有其优缺点,但相对而言,级联型多电平变频器具有更独特的优点,它的结构如图1所示。它无需箝位二极管和电容,易于封装,不存在电容电压平衡问题。

图1 三相五电平变频器结构图

2 载波移相SPWM技术

所谓移相式PWM技术就是将调制波和载波的频率固定不变,调制波的相位也保持恒定,而只调整载波的相位,从而产生SPWM信号。将不同载波相位下的SPWM信号进行线性组合,达到消除谐波、提高输出功率的目的。可以证明,当相移时(α为同相的各单元的载波的移相角度,N 为级联单元个数)[2],输出谐波频率增大到 2N 倍,更易于滤除。对于三相五电平变频器,N=2,所以同相级联两单元的载波相差90度。如图2所示,其中A11与A14载波互差180度,A11与A21的载波互差90度,而A21与A24的载波互差180度。A1与A2串联后的输出电压：

图2三相五电平变频器的A相

由(1)式可知UA不再包含2F±1次以下的谐波,仅包含2F±1以上的谐波。而当级联数为N时,则NF±1以下的谐波均被滤去。

3 基于CPLD的三相五电平变频器PWM脉冲发生器的原理

一个DSP只能产生12路PWM脉冲,而三相五电平变频器需24路PWM脉冲,而用双DSP输出24路时存在同时性的问题,因而用复杂可编程逻辑器件CPLD来实现。当前,复杂可编程逻辑器件CPLD在现代数字电路设计中已成为不可或缺的器件,CPLD内部包含的逻辑门数从几百至几万,具有可任意配置的几百个寄存器和I/O口,并且开发周期短可灵活配置实现多种功能而无需改动硬件电路。

如图3为DSP与CPLD构成的PWM脉冲发生器的控制框图。

图3 DSP与CPLD的控制框图

CPLD接入DSP的时钟CLK,以实现时钟一致,dt0,dt1,dt2,dt3为DSP的四根地址线,用来选通CPLD中十二路PWM脉冲发生器的一路,int为中断信号,每隔四分之一个载波周期Tc发一次,we为DSP的写信号,只有当we与csn(n=1～12)同时为低电平时Data才能写入影子寄存器,其中csn为四根地址线译码后的输出,如图4所示。

图4 PWM发生器原理图

显然,同一相的八个开关管只需四路载波,而处于三相同一位置的开关管其载波相同,故可共用一个基准计数器。下面就图4介绍PWM发生器的原理。图4中的基准计数器为一加减计数器,其计数总值为一个载波周期TC,而比较寄存器中为脉宽值,当基准计数器计数的值与比较寄存器相等时,比较器输出产生电平翻转,每当基准计数器计数到零时,产生一个使能信号把影子寄存器中的脉宽值送入比较寄存器。由比较器输出的原始PWM波经死区发生器后产生上下桥臂互补的两路PWM波。

4 VerilogHDL设计与仿真

根据图4的原理图,应用VerilogHDL硬件描述语言进行设计。本文选用Altera公司的EPF10K30A系列的CPLD,通过MAX+PLUSⅡ软件仿真,图5所示为A相8路PWM驱动信号。波型表明,同一桥臂上下两路信号在逻辑上满足互补关系,并有一定的死区时间,实现“先断后通”,不同桥臂之间的相位正确。