新闻中心

EEPW首页 > 测试测量 > 设计应用 > 种OTP存储器片上时序信号产生电路的设计

种OTP存储器片上时序信号产生电路的设计

作者:时间:2012-09-03来源:网络收藏
对于动态存储器如DRAM、SDRAM等,一般都有时钟引脚,其内部的时序电路由外部的时钟信号来驱动。而对于没有时钟信号的存储器,其内部的时序必须在芯片内部产生,OTP存储器(One Time Programable,OTP)通常就是这样。
文中提出了一种信号产生电路,用于128 Kbit OTP存储器。该时序产生电路由地址变化检测(address transition detection,ATD)电路和电路组成,在芯片内部由ATD电路产生脉冲波形,再由电路产生一个宽度适中的时序信号,该信号即可用于存储器内部时序的控制信号源。例如,将该信号作为控制信号的信号源,可以通过简单的延时、与、或等操作派生出相应的控制信号,这些信号就可用于控制存储器内部各个功能模块,如灵敏放大器,锁存器等。并且该信号源的有效宽度可以很方便的调整,较传统的调宽方式好。

1 电路结构及工作原理
1.1 ATD电路
ATD电路实际上是一种边沿检测电路。ATD电路探测一个信号或者一组信号(比如地址总线)的状态,只要被探测的信号中有一根信号发生的翻转变化,那么ATD电路就会输出一个脉冲。其输出脉冲的宽度由ATD电路的参数决定。由于我们要检测的是地址线的变化,地址线的变化包括从低到高翻转及从高到低翻转,因此需要检测地址线的上升沿和下降沿。
文中所设计的ATD电路能够检测地址线上的两种变化,为双边沿检测电路,电路结构如图1所示。其中ADDRESS端口为地址信号输入,ATD OUT端口为检测电路输出。

a.jpg


若ADDRESS端的地址输入无变化,ATD_OUT输出恒为高电平;
若ADDRESS端的地址输入有变化,无论从0变为1(上升沿),还是从1变为0 (下降沿),由于延时单元的存在,都会使得到达图中的与或非门的输入端A、D的信号比到达输入端B、C的信号滞后延时单元的传播延时时间,从而在经过与或非门之后产生一个低电平脉冲,脉冲宽度由延时单元的传播延时决定。ATD电路的仿真结果如图4所示。从图4中可以看出,在输入ADDRESS端信号的每一个变化的边沿之后,都会产生一个低电平脉冲信号(图4中的ATD_OUT信号)。
1.2 电路
由ATD电路产生的脉冲信号,宽度只有2.5ns,并不能直接用于控制内部电路,因为内部的时序控制信号一般要求特定的有效电平宽度。必须先经过宽度的调整,产生宽度符合要求的信号。
传统的调整宽度的电路一般采用延时来实现,如图2所示。E、F分别为输入波形及经过延时单元以后的波形,OUT为调宽以后的波形,OUT的高电平宽度最大不超过输入信号IN的宽度的两倍,因为E和F必须有交叠的部分(如图中圈起来的部分),否则达不到调宽的目的。这种方式不灵活,假如正好需要两倍输入信号IN的宽度的信号,则不好实现。

b.jpg


文中设计的脉冲宽度调整电路如图3所示。其中ATD_OUT为ATD电路的低电平脉冲输出信号,EN为使能信号,WOUT为宽度调整以后的脉冲输出信号。


上一页 1 2 3 4 下一页

评论


技术专区

关闭