分解多核 DSP的低功耗与高性能优势

数字信号处理的目的是对真实世界的连续模拟信号进行测量或滤波。因此在进行数字信号处理之前需要将信号从模拟域转换到数字域，这通常通过模数转换器实现。而数字信号处理的输出经常也要变换到模拟域，这是通过数模转换器实现的。

数字信号处理的算法需要利用计算机或专用处理设备如数字信号处理器（DSP）和专用集成电路（ASIC）等。数字信号处理技术及设备具有灵活、精确、抗干扰强、设备尺寸小、造价低、速度快等突出优点，这些都是模拟信号处理技术与设备所无法比拟的。

德州仪器　

TI TMS320C6678 与TMS320TCI6609多核DSP非常适合诸如油气勘探、金融建模以及分子动力学等需要超高性能、低功耗以及简单可编程性的计算应用。TI 不但为 HPC 提供免费优化库，无需花费时间优化代码，便可更便捷地实现最高性能，而且还支持 C 与 OpenMP 等标准编程语言，因此开发人员可便捷地移植应用，充分发挥低功耗与高性能优势。

多核帮助您实现最高性能

TI 基于 C66x KeyStone 的多核 DSP 支持 16 GFLOPs/W 最高性能浮点 DSP 内核，其正在改变 HPC 开发人员满足性能、功耗及易用性等需求的方式。全球电信计算刀片及多核处理器平台制造商 Advantech 开发了 DSPC-8681 多媒体处理引擎 (MPE)，该款半长 PCIe 卡可在 50 W 的极低功耗下实现超过 500 GFLOP 的性能。除目前提供的 PCIe 卡之外，TI 和 Advantech 还将很快推出支持 1 至 2 万亿次浮点运算性能的全长卡，为 HPC 应用带来更高效率更快速度的解决方案，实现业界转型。TI 优化型数学及影像库以及标准编程模型可帮助 HPC 开发人员快速便捷实现最高性能。

德州仪器 (TI) 与德州大学奥斯汀分校 (UT Austin) 成功将该校科学计算高密度线性代数库（libflame 库）移植至 TI TMS320C6678 多核数字信号处理器 (DSP)，成为多内核创新的又一里程碑。该移植可带来所有 libflame 功能，能够为油气勘探、金融建模以及分子动力学等众多高性能计算 (HPC) 应用提供基本软件构件组块。这一成果不仅展示了 C6678 多核 DSP 可高效实施这些算法的基本特性，也展示了这些库移植至 TI DSP 的便捷性。TI C6678 DSP 具有业界领先的 16 GFLOPs/W 单精度性能，加上 libflame 等优化软件库，可为 HPC 市场带来超低功耗解决方案。

CEVA-XC4000 DSP　

CEVA公司推出完全可编程的低功耗DSP架构框架CEVA-XC4000，支持用于蜂窝、Wi-Fi、DTV、白色空间(white space)等应用的最严苛的通信标准。架构以其大获成功的上一代产品为基础，利用创新性指令集以软件方式实现了通常只能由专用硬件完成的高度复杂的基带处理，并树立了新的功耗里程碑。

CEVA-XC4000架构为一个系列，共有六款完全可编程的DSP内核，为调制解调器开发人员提供了广泛的性能选择，同时符合最严苛的功耗限制。利用各内核代码兼容且有统一的开发基础结构、优化的软件库及统一工具链的优势，客户能够显著降低软件开发成本，同时在未来产品中复用软件投入。

架构集成了新的以功耗为导向的创新增强方案，包括CEVA第二代功率调节单元(PSU 2.0)。它通过处理器、存储器、总线和系统资源的细小单元来实现对时钟和电压的动态调节。该架构还采用了紧耦合扩展作为功耗优化协处理器和用于执行关键物理层功能间的内部连通和接口，从而进一步降低功耗。重新调整带有低层模块隔离的流水线同样是为高度优化功耗而设计。

集成了增强的系统级机制、队列和接口以提供优异的性能；实现更快的连通性、更高的带宽、更短的等待时间及更好的物理层控制。该架构利用两个独立但内部混合的高精度指令集，支持最先进的4x4和8x8 MIMO算法，从而保证调制解调器品质。

CEVA-XC4000 DSP架构由CEVA-ToolboxTM提供支持，CEVA-ToolboxTM是一个集成了用于高级矢量处理器的Vec-CTM编译器技术的完整软件开发环境，使整个架构能够以C语言进行编程。集成的仿真器能够对包括存储器子系统在内的整个系统进行精确高效的验证。

飞思卡尔半导体QorIQ Qonverge B4860基带处理器　

QorIQ Qonverge B4860是在一个单芯片中支持三个20 MHz扇区的LTE基站处理器，每个扇区提供300 Mbps下行链路和150 Mbps上行链路，旨在代替目前的信道卡器件。与类似的但包含分散器件的已部署信道卡相比，它使成本减少了4倍、功率降低3倍。B4860是市场上少数几个支持能够处理天线IQ示例和回程IP网络的真正宏蜂窝基站的解决方案之一，也是首款符合LTE-Advanced标准的SoC，最高可支持60MHz。它还可以同时支持多种无线接入技术(即多标准)和多模式(即LTE-A、LTE和WCDMA)标准。

通过最新的异构网络拓扑结构和Cloud RAN，B4860可以在HetNet中用作宏，或作为面向中继基站的回程基站，另外相同的器件架构可以从小型蜂窝扩展至大型蜂窝，使OEM可以在不同的基站形式中使用相同的软件。在cloud RAN中，它可以在BBU池中使用，提供的基带处理能力使远程无线电头端的覆盖范围超过数十公里。

该器件可在LTE-Advanced网络中商用，8x8天线配置可处理高达1.8Gbps的聚合吞吐率。

为最终用户带来的优势 - B4860提供高用户容量、吞吐量和低数据传输延迟，使最终用户可以实现高QoS，加上能够以低信道卡成本和功率同时处理数百名活跃用户，使OEM和运营商可以显著降低其APEX和OPEX，降低最终用户的服务成本。

新型 1.2GHz SC3900 Starcore?DSP内核在评估中获得业界最高性能评分37,460，与最接近的竞争对手产品相比，性能几乎提高了一倍，该基准由独立信号处理技术分析机构Berkeley Design Technology, Inc. (BDTI)记录。该器件中的另一个重要组件是MAPLE-B基带加速平台，除了可以通过非常高的吞吐量支持标准FEC (前向纠错)、FFT和UMTS码片速率处理以外（为内核上的其余下行链路和上行链路处理留有净空），它还可以支持高级接收器算法的开发，显著减少处理延迟并提高精度，另外载波聚合支持还可以提高频谱效率。