优化PCB布局实现高速ADC设计

　　高速设计往往易被忽视或者相当重要。系统电路板布局已成为设计本身的一个主要组成部分，因此，我们必须了解影响高速信号链路设计性能的机制。

　　尽管身为工程师，但我们也很可能“制造”较多麻烦。因此，切忌过分挑剔而使CAD工程师陷入设计困境，这并不能给性能带来任何改善。

　　不要忘记裸露焊盘

　　裸露焊盘有时会被忽视，而它对充分发挥信号链路性能和帮助器件散热却非常重要。裸露焊盘在ADI公司我们通常称之为引脚0，是目前大多数器件下方的焊盘。它是一个重要的接点，一般芯片的所有内部接地都是通过它而连接到器件下方的中心点。

　　您是否已注意到目前有许多转换器和放大器都缺少接地引脚？裸露焊盘就是其原因所在。关键是要将此引脚妥善固定（即焊接）到印刷电路板（PCB），而实现鲁棒的电气和热连接，否则，系统设计可能遭到各种破坏。

　　利用裸露焊盘实现最佳电气和热连接基本分为三个步骤。首先，在可能的情况下，在PCB的各层上都复制裸露焊盘，这将为所有接地和接地层提供较厚的热连接而实现快速散热。

　　此步骤与大功率器件和具有多通道的应用相关。在电气方面，这将为所有接地层提供良好的等电位连接。您甚至还可以在底层复制裸露焊盘（图1），这可作为去耦用热风焊盘接地点和安装底侧散热器的位置。

　　图1：在每一层上复制裸露焊盘能够帮助创建鲁棒的电气和散热接地连接，同时，还能为热风焊盘和底侧去耦增加附加区域。

　　其次，将裸露焊盘分割成棋盘似的多个相同部分。这可以通过两种方式实现：在敞开的裸露焊盘上使用丝网印刷交叉阴影线或者阻焊膜。此步骤可以确保器件与PCB之间的鲁棒连接。在回流焊组装工艺中，无法确定焊锡膏如何流动并最终将器件连接到PCB。

　　图2：如果裸露焊盘未被分割并且通孔未被填充，回流焊过程中将会形成空洞。

　　出现的问题是，连接可能存在但分布却不均匀。可能仅仅得到一个连接并且连接很小，或者更糟糕的是，此连接位于拐角处。将裸露焊盘分割成较小部分，能够确保每个区域都有一个连接点，从而实现更鲁棒的、均匀连接的裸露焊盘（图2和图3）。

　　图3：分割PCB上的裸露焊盘有助于在电路板装配过程中PCB与IC粘合得更紧密。

　　最后，应当确保各部分都有过孔连接到地。各区域通常都很大，足以放置多个过孔。组装之前，务必用焊锡膏或者环氧树脂填充每个过孔，这一步非常重要，可以确保裸露焊盘焊锡膏不会回流到这些过孔空洞中，而降低正确连接的机率。

　　去耦和平面电容

　　有时我们会忽略使用去耦的目的，而仅仅在电路板上分散许多数值的电容，使较低阻抗的电源连接到地。但问题依然存在：到底需要多少电容？

　　许多文献表示，应使用多个电容和多个数值来降低输电系统（PDS）的阻抗，但这并非完全正确。事实上，仅需选择正确数值和正确“种类”的电容，就能降低PDS的阻抗。

　　比如我们要设计10mΩ的参考平面，如果在系统电路板上使用多个电容值，便可降低在500MHz频率范围内的阻抗，如图4中的红色曲线所示。

　　图4：标准的去耦电容可以帮助降低高达500MHz的PDS阻抗，而频率超过500MHz时则由平面电容解决。了解所用电容可以降低设计中所用电容的数量和类型。

　　然而，让我们再看一下绿色曲线，其在同样的设计上仅使用了0.1μF和10μF两种电容。这证明了如果使用恰当的电容，则不需要采用如此多的电容值。这也有助于节省布局和物料清单（BOM）成本。

　　然而，并非所有的电容“生来平等”，即使来源于同一供应商，其工艺、尺寸和样式也有差别。如果未使用正确的电容，则不论是采用多个电容还是采用几种不同类型的电容，其结果都会给PDS带来反作用。

　　放置电容或者使用不同的电容工艺和型号都有可能形成电感环路，它们将对系统内的频率做出不同响应以及彼此之间发生谐振（图5）。

　　了解系统所用电容类型的频率响应非常重要。随便选用电容会让设计低阻抗PDS系统的努力付诸东流。

　　要设计出合格的PDS，需要使用各种电容（再见图4）。PCB上使用的典型电容值只能将直流或者接近直流的约500MHz频率范围内的阻抗降低。在500MHz以上时，电容将由PCB形成的内部电容决定。电源平面和接地平面是否叠置得足够紧密？

　　为此，请设计一个支持较大平面电容的PCB层叠结构。例如，六层堆叠结构可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近。将这两层的间距设定为2~4mil，将形成一个固有的高频平面电容。

　　图5：通过了解电容类型和布局可将环路电感降至最小，从而防止出现较高的PDS阻抗。

　　此电容的最大优点在于它免费，您只需要在PCB制造笔记中进行说明即可。如果必须分割电源平面，并在同一平面上具有多个VDD电源轨，则应使用尽可能大的电源平面。不要留下空洞，同时还应注意敏感电路。这将使该VDD平面的电容达到最大。

　　如果设计允许存在额外的层（本例中由六层变为八层），则应将两个额外的接地平面放在第一和第二电源平面之间。在核心间距同样为2~3mil的情况下，层叠结构的固有电容将会加倍（图6）。此结构更易于设计，然后，可添加更多分立高频电容以保持低阻抗。

　　图6：通过设计具有邻近电源平面和地平面的PCB堆叠结构，可在PCB中得到高频电容。这将在较高频率下满足较低阻抗。

　　对于PDS而言，将响应电源电流需求时出现的电压纹波降至最低非常重要，但这点却常被忽略。所有电路都需要电流，有些电路需求量较大，有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源或接地平面以及良好的PCB层叠，可以将因电路电流需求而产生的电压纹波降至最低。

　　根据使用的去耦策略，如果系统设计的开关电流为1A且PDS的阻抗为10mΩ，则最大电压纹波为10mV。计算公式很简单：V=IR。

　　凭借完美的PCB堆叠，便可覆盖高频范围，同时，在电源平面的起始入口点和大功率或浪涌电流器件周围使用传统去耦，便可覆盖低频范围（《500MHz）。这将确保PDS阻抗在整个频率范围内均为最低。

　　没有必要在各处都布置电容，也没有必要为了把电容布置在正对着每个IC的位置，而破坏所有的制造规则。如果需要采用这种过激的措施，则说明电路中存在其它问题。

　　图7：注意：作为噪声层的PCB堆叠可能位于下方，从而可能耦合信号到敏感的模拟电路、层或者平面。

　　平面耦合

　　一些布局不可避免地具有重叠电路平面（图7）。有些情况下可能是敏感的模拟平面（无论是电源、接地还是信号），下一层则是高噪声的数字平面。大多数设计人员认为这无关紧要，因为该平面位于另一层。因此，我们来做一个简单测试。

　　以某一层为例