解决软件和硬件接口问题的嵌入式系统设计实例

嵌入式系统设计通常分为两个部分：硬件设计和软件开发。这两部分任务通常由不同的设计小组负责，相互间很少有覆盖的地方。由于软件小组很少涉足前面的硬件设计，采用这种方式进行开发经常会遇到问题，特别是硬件与软件开发环境之间的接口性能较差时，会导致系统开发时间延长、开发成本提高，最终推迟产品的上市。

最理想的解决方案是软件小组参与硬件设计，但是在时间安排、资金和人员方面往往又是不实际的。一种变通的方法是创建一套硬件接口规范来加速软件开发流程。从软件开发者的角度来理解最优化的硬件接口设计能有效地防止软件开发中出现不必要的硬件问题，这种方法对硬件设计流程造成的影响也很小。

嵌入式系统结构的一般模型

从系统角度看，嵌入式系统是多种系统要素之间的很多接口的集合，这里罗列的主要资源是系统处理器。处理器接口可以分成两大类，分别标识为本地总线和硬件总线。值得注意的是，本文中的总线是根据处理器利用资源时的访问类型单独定义的，与具体的硬件连接没有对应关系。

本地总线是资源与处理器之间的接口总线，它允许无限制的连续访问。无限制访问意味着处理器能够利用其内部数据类型(如字节、字和双字)访问一个资源的所有要素；连续访问是指所有资源要素占用的资源地址空间是连续的，中间没有任何间隔。RAM和EPROM就是与本地总线接口的常见范例。

硬件总线与资源的连接通常有某些限制，如大小、位置、寻址、地址空间或重定位等。只接受字写入的I/O端口，或者使用前必须先作映射的PCI总线上的外围芯片是硬件总线接口的一些实例。采用硬件总线连接对软件设计工程师访问资源有一定的限制，可能在软件设计、开发和集成过程中产生复杂代码和代码错误。

正确的硬件总线接口设计能够加快软件设计进程，通常也能加快硬件验证速度。本文重点介绍与可编程逻辑资源相连接的硬件总线的设计与实现。

系统定义的实例

这里考虑两种不同的硬件实现方式。该系统是处理器控制的三轴伺服系统，本部分的系统设计仅限于位置反馈控制的设计，因此有助于我们专注于硬件接口的实现。

该系统的两种实现方式都实现了处理器与用户ASIC(或FPGA)的接口，从而为三轴伺服提供驱动与反馈信息。每个系统中的ASIC必须利用32位数据总线使处理器与三套驱动/反馈资源连接。每种资源包含有一个带符号的10位驱动寄存器、一个带符号的8位位置寄存器和一个3位的错误状态寄存器，任何一个位置位都表示一种错误状态，由它产生轴驱动(axis drive)的关闭信息。

图1和图2表示了一种寄存器接口的可能实现方式，分别标识为系统实现A和系统实现B。为了描述方便，后文以系统A和系统B分别指代这两种实现。

当采用VHDL(或其它高级硬件设计方法)实现时，这两种硬件接口的设计复杂性几乎是相等的。系统A显得稍微高效些，因为其寄存器地址译码相对简单些，所采用的硬件数量也比系统B少。为了减少与处理器接口的可编程器件中逻辑单元的数量，大多数硬件设计工程师会选择系统A的实现方式。

表1所示的伪随机码为轴驱动程序，可用于A、B两个系统。伪随机码设计用于基于先进处理器的系统实现，并运行于实时操作系统，以通用轴控制程序的三份独立挎贝(或任务实例)实现轴的控制。当使用系统A中定义的接口时只需伪随机码中那些带星号的代码行。

很明显，即使在代码原型阶段系统B所需的代码也比系统A少很多。系统B中的硬件设计要稍微复杂一些，但能减轻软件开发的负担。后文将回顾这两个实例系统和伪随机码。

在阅读本文时，硬件设计工程师可能会产生这个问题：“为什么第一个设计的效率要比第二个低？”。两种实现方式控制轴向操作的参数是相同的，而第一种方法所需的可编程硬件器件数量显然要比第二种少。为了正确回答这个问题，设计工程师必须从系统的角度来看待这个设计，而不是硬件设计工程师惯用的“逻辑门”角度。下一部分将阐述硬件设计工程师开发系统硬件接口时常会遇到的一些概念，将进一步讨论这些技术，并检查将这些概念应用于实例系统设计后的结果。

为了满足项目要求，对整个系统结构进行优化时需要在硬件与软件实现之间作出折衷，现实中是没有项目能满足这里提到的所有理想软件接口要求的。对理想状态的认识有助于硬件设计工程师识别并消除影响软件设计的一些障碍。

设计原则

1. 采用标准总线访问

有效的嵌入式硬件接口设计的一般原则是：对软件设计工程师来说，硬件设计应确保对硬件资源的访问尽可能透明。处理器使用所有标准的读写指令可以实现透明访问，而不用考虑前面的访问内容或时序。

像页寄存器设置、地址线上的写数据编码等都可能严重影响代码的开发，并常常需要开发标准访问与所需特殊访问之间完成相互转换的驱动程序。