MC8051 IP核基本结构及原理

　　1 MC8051功能特点

　　采用完全同步设计：指令集和标准8051微控制器完全兼容;指令执行时间为l～4个时钟周期，执行性能优于标准805l微控制器8倍左右;用户可选择定时/计数器、串行接口单元的数量，最多可增加到256组;新增特殊功能寄存器用于选择不同的定时/计数器、串行接口单元;可选择是否使用乘法器(乘法指令MUL);可选择是否使用除法器(除法指令DIV);可选择是否使用十进制调整功能(十进制调整指令DA);I/0口不复用，无双向数据I/O端口，输入、输出端口独立;内部带256Byte RAM;⑾最多可扩展至64 KB的ROM和64 KB的RAM;与工艺无关，可通过修改VHDL源代码扩展及参数化设置。

　　2 MC8051结构及设计层次

　　图1给出MC805l_eore的顶层设计模块及其子模块，包括顶层的各个信号端口及3个存储器模块。同时给出了顶层的输入输出I/O口。定时/计数器和串行接口单元，对应于图中的MC805l_tmrctr和MC8051_siu模块，数量可选择，图中用虚线表示。MC8051 IP核与工业标准8051单片机不同，MC8051的输入、输出并口分别映射到独立的端口上。其顶层各I/O信号的描述如表l所示。

　　MC805lIP核的设计层次及对应的VHDL文件如图2所示嘲。它由定时/计数器、ALU算数逻辑单元、串行接口单元和控制单元组成。RAM及ROM模块不包括在IP核内，处于设计的顶层，方便于不同的应用设计及仿真。

　　图2中，最顶层是用户的实际应用设计模块，它将ROM、RAM及mc8051_core封装在内部。实际应用中用户可添加自定义附加逻辑模块，与设计层次中的RAM、ROM模块处于同一个层次。