采用综合学科研究法有效封装MEMS加速仪（二）

常规应力分析用于确定不同封装阶段存在高应力的位置。假设芯片边缘没有缺陷。图3显示了感应单元基片在模压阶段存在高应力的位置基片与外罩晶圆以及玻璃熔块之间的接触位置承受的弯曲压力最大。因为外罩晶圆与湿法腐蚀工艺存在一个~54o的角度，因此存在几何不对称以及一个应力奇异性。这一区域的应力量级对网状形状敏感，并且会随着网状结构的加密而升高，但是应力分布是有效的。高应力位置区与观察到的断裂起始位置正好是重叠的。

图3 感应单元基片承受最大的张应力

B. 断裂力学分析

硅片的机械完整性主要取决于它所经历的工艺处理。这些工艺处理包括晶片磨薄、表面处理工艺（研磨、抛光、蚀刻）及将晶圆加工需要的尺寸。在进行这些工艺加工期间，芯片表面或边缘可能会出现缺陷。如果出现缺陷的位置正好位于应力奇异性区域，那么芯片在后续的封装过程和鉴定检测期间就容易产生可靠性问题。在断裂力学分析中，假设基片的关键位置已经存在缺陷。假设裂纹尺寸大约为芯片厚度的1/300。应变能释放率G是指促使裂纹扩展的能量，其计算方式为：

其中，为围绕裂纹尖端的任意路径；W指应变能；Ti是牵引向量；ui 是位移向量，nx 是Γ上的外向单位法向量的x部分。

从晶圆粘合、固晶、引线粘结、模压到回流都建了模型，图4显示了在进行晶圆粘合期间裂纹扩展的能量。可以看出，对于当前使用的固晶材料D，回流焊接是扩展裂纹的最主要工艺。该产品此前使用固晶胶A设计，没有出现裂纹。从图4可以看出，与使用固晶D相比，使用固晶A时的裂纹扩展的可能性非常低。然而，当封装安装在板卡上时，固晶胶A会引起共振问题。因此，要解决这个问题，在选择合适的固晶胶时，必须确保芯片不会出现裂纹且不会引起共振。

图字：relative energy available for crack propogation：裂纹扩展的相对能量；Energy for crack propogation relative to wafer bonding：晶片粘合期间裂纹扩展的相对能量；Die attach-D：固晶胶D；Wafer bonding：晶圆粘结; G-CELL Attach：感应单元粘结；wire bonding：引线粘结；Molding：模压；solder reflow：焊接回流

图4 每个封装工艺产生的裂纹扩展能量

因为固晶材料会引起芯片出现裂纹，因此需要对不同材料进行评估。最初使用的固晶A在7 kHz的频率下会引起感应单元出现共振，这会引入信号失真故障。稍后用固晶胶D代替了固晶胶A，固晶胶D的共振频率为400 kHz，不会引起信号失真。然而，固晶胶D会对已经存在裂纹的芯片产生影响。因此，需要根据共振频率和刚性寻找一种可接受的固晶材料。图5显示了失真可接受的固晶胶共振频率。

可接受的标准是速度要小于1m/s。图5显示不管固晶胶的Q值是多少，最小固晶共振频率为17 kHz。

图字：Velocity error versus die attach resonant frequency：速度误差与固晶共振频率的对比；velocity error（m/s）：速度误差（m/s）；frequency（kHz）：频率（kHz）