晶圆级可靠性测试:器件开发的关键步骤（一）

　　高k栅极介电材料的电荷俘获

　　尽管在最先进的工艺中采用高k材料有助于解决超薄栅介质层的漏电问题，但天下没有免费的午餐。随之而来的是很多个必须解决的技术难题。其中之一就是暂态电荷俘获问题。当栅极处于偏压状态下，会发生暂态电荷俘获并导致Vt漂移。在测量沟道载流子迁移率时，电荷俘获问题还会引起漏极电流降低导致测得的载流子迁移率有偏差。另外，电荷俘获还会影响到HCI、NBTI和TDDB测试中器件参数退化的测量。这是由于大部分观察到的退化现象是由薄膜中电荷俘获引起的，7但想要观察的却是器件参数真正的退化情况。

　　电荷俘获问题是暂态的;也就是说其影响与时间的相关性很强。传统的DC方法将不会，或很大程度上不会涉及到这个问题。现在普遍采用脉冲激励来研究暂态电荷俘获现象。

　　图5所示的是两套不同的单脉冲电荷俘获（SPCT）测量系统的原理图。在每套系统中，晶体管的漏极接一定的偏压，在将脉冲激励加到栅极上。由栅极脉冲引起Id的变化被记录在示波器上。图中两套系统的不同之处在于带宽，图5b中所示的系统带宽很高，可以捕获很快的脉冲反应（一直到数十纳秒）。电荷陷阱一般对如此高速的脉冲都没有反应。因此可以测量到将电荷俘获现象降至最低的“净”晶体管性能。图6所示为分别使用长脉冲宽度（方波）和短脉冲宽度（三角波）测量SPCT的结果;在长脉冲宽度激励的Id-Vg曲线中，磁滞现象即是由电荷俘获造成的。在短脉冲激励的SPCT测试中，也可以观察到一些磁滞现象，这是由于薄膜在较短的时间里也俘获了一部分电荷造成的。

　　在较短脉冲宽度情况下，电荷俘获现象将会大大减弱，因此测得的Id比DC条件下测量值要高（图7）。

　　如果将使用脉冲I-V曲线得到的数据带入到模型中，计算所预测的沟道载流子迁移率会高一些，这更能反映这类高速开关晶体管的实际性能（即在实际使用时，晶体管受到电荷俘获现象的影响并不是很大）。

　　针对不同应用范围的晶体管，分别表征其电荷俘获现象将会过于复杂。因此建模工程师们如果可以在设计时不考虑这一现象那将再好不过。如果可以在仪器的选择和测试系统的搭建时，避免与DC或慢脉冲激励相联系的假象，那么测得的结果就已经足够接近真实值了。这样建立的模型可以用于操作条件的设计优化。另外，随着沉积薄膜质量和消除电荷俘获退化效应两个方面不断取得进展，工艺工程师们也需要可以表征和追踪性能提高的测试手段。

　　除了在常规工作的晶体管中关注电荷俘获现象外，还可以有意在栅极中引入应力造成电荷注入。这种现象被称为电荷抽取。这样做的目的是双重的：首先，这样可以控制注入电荷的数量;其次，可以确定界面的损坏是否是应力造成的，以及这些界面处的损坏如何影响介电层的电荷俘获行为。当施加应力之后，可以用电荷抽取电流发现界面处是否有损坏。