灿芯半导体推出xSPI/Hyperbus/Xcella控制器和PHY整体解决方案

一站式定制芯片及IP供应商——灿芯半导体日前宣布推出xSPI/Hyperbus^TM/Xcella^TM存储器（闪存、PSRAM、MRAM 等）的控制器和PHY解决方案，适用于客制化SoC。该解决方案采用了兆易创新、爱普科技、赛普拉斯（英飞凌）、美光、旺宏电子等memory厂商的存储器进行验证，可以支持客户在不同领域更快地开发性能更优异的产品。

由JEDEC在2018年7月批准的eXpanded串行外设接口（xSPI）JESD251标准，定义了一种用于存储器的高数据吞吐量串行接口。它提供高数据吞吐量、低引脚数，主要应用于计算、汽车、物联网（IOT）、嵌入式系统和移动系统的主机处理和外围设备之间。xSPI电气接口可提供高达400MT/s 的原始数据吞吐量，主要用于非易失性存储设备，例如NOR闪存，NAND闪存，大量内存供应商也将其用于PSRAM（伪SRAM）或MRAM（磁性RAM）。它可以基于每比特的更高数据速率或更宽的数据位宽扩展，来提高整体数据吞吐率，达到800MT/s。

灿芯半导体现在可以为高级存储器以及传统Octal SPI、QSPI和SPI器件提供xSPI控制器和 PHY的整体解决方案。我们采用自动流量控制技术来实现整个数据通路，最大限度地降低了FIFO/SRAM的使用，缩小了面积。此外，我们还采用了另一种创新架构的反馈采样技术，以提高没有DS的数据速率，在没有DS的8D模式下实现最大400MT/s。

此解决方案具有以下特点：

Ÿ   支持使用SPI协议的Flash、PSRAM和MRAM

Ÿ   支持单/双/四/八SDR/DTR (DDR) SPI

Ÿ   支持xSPI/Hyperbus^TM/Xcella^TM规范

Ÿ   支持xSPI profile1和profile2 (Hyperbus^TM)

Ÿ   支持XIP (eXecute-In-Place) 快速启动

Ÿ   支持AXI突发型INCR/WRAP和固定（单拍）

Ÿ   支持AXI数据宽度 32/64/128…位

Ÿ   支持AXI字节选通宽度 4/8/16...位

Ÿ   支持AXI最大突发长度256

Ÿ   支持AXI 超前(outstanding)命令，可配置的超前(outstanding)能力

Ÿ   最多支持4个片选

Ÿ   支持3字节或4字节地址

Ÿ   支持单端或差分时钟

Ÿ   支持带/不带DS，不带DS也能达到最高速率400MT/s

Ÿ   三个时钟域：APB、AXI、xSPI 时钟

Ÿ   xSPI时钟最大频率200Mhz

Ÿ   全数字PHY、1x时钟、小面积、无需过采样

Ÿ   最大数据速率400MT/s (DDR, DTR) 或200MT/s (SDR)

Ÿ   支持通过APB寄存器接口的任意命令（读取SFDP、擦除等）

Ÿ   可编程读/写命令代码

Ÿ   支持2x空周期（2倍延长的空周期）

注：Hyperbus^TM是赛普拉斯（英飞凌）的商标，Xcella^TM是美光的商标。

“工业物联网、汽车和边缘AI应用对高吞吐量和低引脚数的需求不断增加，xSPI存储器的出现可以满足这种要求，” 灿芯半导体工程副总裁刘亚东表示，“灿芯半导体将DDR技术扩展到xSPI，采用自动流量控制和反馈采样技术等创新技术来达到小面积和高速率，可以在客制化SoC中提供xSPI内存控制器的整体解决方案。”