Chiplet：豪门之间的性能竞赛新战场

可能很多人已经听到过Chiplet这个词，并且也通过各路大咖的报告和演讲对Chiplet有了非常多的了解，甚至很多人将其视为延续“摩尔定律”的新希望。日前，Intel联合AMD、Arm、高通、台积电、三星、日月光、谷歌云、Meta、微软等行业巨头成立Chiplet标准联盟，制定了通用Chiplet的高速互联标准“Universal Chiplet Interconnect Express”（以下简称“UCIe”），旨在共同打造Chiplet互联标准、推进开放生态。

其实不管你叫它“芯粒”还是“小芯片”，都基本涵盖了Chiplet的核心意义，那就是在芯片封装中容纳下多个小而独立的芯片单元，而且这种单元跟传统的多核概念有很大的不同，这是典型的多功能异构架构。但是芯粒是否算是摩尔定律的新希望，笔者认为这要分几个层面去看。

如果你把摩尔定律当作物理学意义的阐述，那么Chiplet并不涉及物理学意义上的门电路间隔的缩减；如果你把摩尔定律当作一个电子学的主频性能提升，那么Chiplet可能并不牵扯到能够影响主频的提升。以上两个方面如果继续保持摩尔定律的前进，根本上还是基于半导体制程的前进，也就是最标准的光刻尺寸的缩减，以及稍微能和Chiplet扯上关系的3D封装。如果你愿意把摩尔定律当作一个经济学的诠释，那么Chiplet可能带来的并不是简单的晶体管价格的缩小，但能够带来处理性能也就是现在很热门的单位能耗算力的提升。只不过，似乎很难去做一个时间轴去衡量这种提升到比例罢了。

Chiplet本质上是一种对板级电路的单芯片压缩，在单芯片内实现之前只有在板级才能实现的多个核心芯片集成，借助对空间的压缩和对部分通用功能单元的共享，提升数据的传输效率和系统功耗，从而带来整体性能的大幅跨越。最近Intel牵头组建了Chiplet相关的技术联盟，而最先尝试该技术的确是Intel的老对手AMD。虽然如今很多IP企业和产业相关企业都非常看好Chiplet的未来，但不得不说，Chiplet在未来的数年内，还只能属于几个半导体巨头之间的竞争游戏。

首先，我们从工艺角度来看，有分析表明多芯片集成在越先进工艺下(如5nm)越具有显著的优势，因为在800mm2面积的单片系统中，硅片缺陷导致的额外成本占总制造成本的50%以上。从工艺上看，能做到5nm以下的只有TSMC、三星和Intel三家的芯片工厂，纵然代工可以服务广大客户，但现在5nm以下的工艺仅仅局限在手机AP，CPU和FPGA，以及部分AI和服务器处理芯片，这些无疑都是昂贵巨头的竞争禁脔。

其次我们从经济角度来考虑，经济效益是半导体芯片成功的关键，Chiplet虽好但并不是可以随意去选择。如果不能降低单位算力的成本或者单位输出性能的成本，那么Chiplet再好也没有实际意义。有专门的封装调研机构分析，如果在200平方毫米以下，没有必要做chiplets。真正有收益的时候在800平方毫米以上的大芯片。这也是为什么今天超大的芯片用chiplets方案，因为经济上确实是更合适的。什么样的芯片尺寸是800平方毫米以上呢？我们知道的手机AP都在200以下，苹果的A系列也不过200出头，NVIDIA的3080 GPU尺寸在600左右。能够超过800的芯片可能只有桌面级的CPU，苹果的M1 Max，FPGA以及各类AI大芯片，这些都是妥妥的金钱游戏。更重要的是，小厂商就算想玩，昂贵的封装和流片费用都可能让你望而却步。

当然，Chiplet根本上还是一个芯片内的创新架构，随着技术上的不断演进和工艺的成熟以及IP成本的降低，未来飞入寻常百姓家也不是不可能的事情，但是很明显从第一批的联盟用户，Intel、AMD、Arm、高通、台积电、三星、日月光、谷歌云、Meta、微软全都是不差钱的玩家，Chiplet是会成为新的架构革命，还是成为算力巨头们的新技术壁垒，我们只能拭目以待。