一种高性能隔离运算放大器的设计与分析
Design and analysis of a high-performance lsolated amplifier
本文引用地址：http://www.amcfsurvey.com/article/201904/400021.htm容浚源，李颂，张辽，周泽坤，罗萍，张波
（电子科技大学 电子科学与工程学院，四川 成都 610000）
摘要：这款隔离运算放大器分为调制部分和解调部分，调制部分把输入的模拟信号PWM调制为20MHz的方波信号，通过ADI公司的icouple®磁耦合模块传输到解调部分，解调部分将方波信号解调为模拟的电压信号。此款运放通过采用高速比较电路、离散采样网络和高精度基准源等优化方案，最终可以实现在0V~2.5V精确的1:1传输，频率响应为3 MHz，输出纹波小于3 mV。
*比赛荣誉：全国大学生集成电路创新创业大赛（ADI杯）全国特等奖
0 引言
本团队设计系统：在输入电压是0V~2.5V的模拟信号中，实现衬底隔离的情况下能够传输增益为1的信号操作，且相位带宽大，线性度好，噪声小，具有较小的温度系数，同时为了使芯片具有更好的带宽特性，设计系统时将工作频率提高到20 MHz。
本系统主要由以下三部分组成，分别是：
House keeping模块和基准模块，产生基准电压，供给电流偏置模块IBIAS分别产生尾电流偏置，作为其他电路的偏置电流，基准后面接LDO型的分压电路产生带驱动能力和抗干扰能力的基准电压，用于实现调制解调，还有产生等腰三角纹波RAMP用于比较器。需要注意的是，在隔离运放的两侧分别都需要一个housekeeping电路。
输入PWM调制环路，如图1所示，其功能是将输入电压V IN 转化为20 MHz的信息以占空比的形式输出至第三功能模块；
输出解调环路，如图 0-2所示，用于将频率为20MHz的占空比信息转化还原为模拟的输出电压
1 调制环路的直流工作点分析
如图3(a)所示，稳定时刻在忽略周期内的纹波时，运放负端电压V IN 应钳位到正端电压βV REF 。接下来分析V IN 节点上的电流变化，在一个周期内D有效的时间段，开关SW P 断开，电流源抽走α(V REF /R REF )；在一个周期内1-D的时间段，开关SW P 闭合，两个电流源叠加作用对V IN 节点充电流αV REF /R REF 。那么在一个周期内电流源对V IN 节点提供的电流为：
对上式化简可得：
为了方便计算，取V REF =1 V，并计算α和β的值。
根据应用条件分别代入V IN =0 V和V IN =2.5 V，再考虑非理想因素将会影响占空比的产生和输出电压的复现，避开0%和100%占空比的出现，留有10%的余量即D IN =10%和D MAX =90%，化简可得：α=1.56，β=1.25。为了方便基准电压的产生，取α=1.6，β=1.3，最终输入V IN =0 V时，占空比D IN =9.37%；输入V IN =2.5 V时，占空比D MAX =93.6%。
2 调制环路的交流稳定性分析
分析调制环路的交流稳定性可以从两方面入手，一种是从瞬态响应的角度分析，另一种是从环路增益的角度分析。
从瞬态响应的角度分析，需要V INT 的变化速度足够慢，确保每周期V INT 和纹波RAMP比较到。环路结构如图3(a)所示，在D和1-D的时间段内对V INT 节点充放电电流大小都为αI REF ，则V INT 变化斜率为αI REF /C IN ；假设RAMP为理想锯齿波，其峰峰值电压差为V P ，则RAMP斜率为V P /T SW =V P f SW ，则二者的斜率必须满足如下关系，如图3(b)所示：
从环路增益角度分析，如图 0-3(c)所示分析环路增益有，
则环路增益下降为1时对应的角频率为
将式代入式有
另一方面，取运放AMP输出到V N 节点电流的增益如下：
根据图 0-3(c)的等效关系且有：
环路稳定即设法降低ω UG ，即增大R eq1 或者增大C IN 。但是C IN 不应成为主要增大的途径，因为C IN 同时也是运放AMP的密勒电容，强行增大C IN 将使其成为运放自身小环路的不可忽视极点，反而影响调制环路的相位裕度甚至环路的稳定性；
由R eq1 的公式可知：通过增大R REF 和V P 可以增大R eq1 ，但是R REF 不宜过大，原因是不容易匹配且容易引入各种寄生效应；V P 受限于比较器的共模输入范围，且V P 过大也难于产生高频纹波电路。
因此本系统将工作频率为20 MHz，为了提高比较器的响应速度，采用在1.8 V电源电压构成的比较器，纹波值为0.6 V~1.2 V，同时采用了占空比50%的三角波代替传统应用中的锯齿波，一方面更容易产生高频纹波，另一方面纹波的斜率变为原来的2倍等效增加R eq1 。为此电路需要从5 V电源轨转换为1.8 V电源轨，电路设计采用1/3分压结构，而电路如图4所示。由于RAMP的 电 压 上 下 限 为 0 . 6V~1.2 V，Vint的动态范围为1.8 V~3.6 V，不会造成后续的低耐压比较器电路过压。
在每个工作周期内，当比较器获得比较结果后，通过快速的电平位移电路LVS将电源轨迅速恢复到5 V进行传输或者反馈，最终V IN 转化为频率20 MHz的信息，并以占空比的形式传输。
3 解调环路的直流工作点分析
通过将运放的负输入端钳位到βV REF ，可以得到稳定态关系，有
因此输入等于输出，电压实现传输。
解调环路的交流稳定性分析与分析调制环路的方式一样，根据图2，可以先从各部分的增益入手即算整个环路的环路增益。
本系统采用离散采样电压进行反馈，主要作用是利用开关的作用用采样的方式抑制运放输出在周期内的纹波反应到真正的输出，对于采样模块的离散传输函数为1
在频率低于1/π倍的f SW 时（奈奎斯特定理，但这是必须要实现的），在s域的等效增益也为1，因此对环路没有影响。值得说明的是，两级采样的增益也为1，但是在s域是相当于引入相位滞后，会令环路的相位裕度变小甚至不稳定。采样结果到输出电压经过一个buffer增加带载能力，防止输出节点被电流镜的切换影响。
在本设计下，解调环路的环路增益LOOPGAIN为
为了调值环路和解调环路匹配，选取C OUT =C IN ，R OUT =R IN =R ref ，因此有f UG 为
因此采样系统对环路稳定性和连续性建模没有影响且环路稳定。
减小失配的策略分析与实施方案考虑输出电压误差，输出电压与输入电压关系为
由式可得，引起误差的只有两项，即V OS_INT 和PWD，其中，V OS_INT 来源于调制环路和解调环路各自引入的误差；PWD来源于传输过程中占空比改变，因而导致调制端的反馈占空比和解调端接收的占空比信息不一样。
此文减小VOS_INT的主要方法除了提高环路增益还有减少开关动作的干扰。如图5所示，当开关断开以后，图中节点Irefp将会被充电到5 V，在下周期开关重新闭合时，将会注入一股额外的电流对运放输入端进行充电，而这股电荷因为开关断开而不会被抽走，相当于引入很大的失配。为了消除这种影响，在开关断开的时候另一路的开关闭合，源随器将节点Irefp节点钳位至βV REF ，当开关重新再打开时，额外注入的电流将会减少。
在减少PWD方面，本设计通过构造相同传输电路结构的方式，尽量保证从level-shifter分别到调制端和解调端电流镜的占空比信号的延时一样，尽可能保证两侧的占空比信息相等以减小PWD进而减小系统失配。
另外，开关频率上的纹波也是值得消除的，因此输出电路采用滤波电路减少开关频率上的纹波大小，获得更稳定的输出。
4 系统参数仿真与结果
V IN 输入一个直流电压电平，仿真到稳定状态后的3us时间内用软件计算这3 us的输出平均值（系统从启动到稳定只需要7 us），输入从0 V~2.9 V扫描90个点，cadence软件自动生成曲线如图7所示。
从图中可以看到输入低压（约0 mV~250 mV）的几个点输出有失配，主要原因在于解调端运放摆幅限制决定的，运放下摆幅为Vov约为250 mV，和仿真结果对应；可以得到增益误差为-0.22%，小于要求的0.25%；平均输入输出失配电压是3.8163 mV，小于5 mV。
去 掉 图 中 过 度 偏 离 曲 线 的 M 2 点 ， 取 最 小 值V O,MIN =1.25216 V，最大值V O,MAX =1.25235 V，平均值AVG=1.25225。平均温度变化速度为1.5 μV/℃，温度系数为1.278 ppm/℃。
图9是利用PAC仿真后得到的三个conner的波特图，从上图可得若以-3 dB处作为极点，则极点位置大概在3.3 MHz，若以90度相位滞后作为极点位置，则极点出现在1.8 MHz左右。
图10 是输入电压从0.5 V到2.0 V阶跃跳变，输出电压进行相应的波形，跳变在0.01 ns内完成，从图中可得输入到输出发生10%变化的响应延时是85.2 ns，输出10%到90%的上升延时是82.15 ns。
5 结论
如表1为所有结果统计表。
参考文献
[1] Razavi, Behard. Design of analog CMOS integrated circuits= 模拟CMOS集成电路设计[M]. 清华大学出版社, 2005.
[2] Zhou Z K, Shi Y, Huang Z, et al. A 1.6V, 5-ppm/C, C Curvature-Compensated BandgapReference [J]. Circuit & Systems I Regular Papers IEEE Transactions, 2012, 59(4): 677-684.
[3] Zhou Z K, Zhu P S, Shi Y, et al. A CMOS Voltage Reference Based onMutual Compensation of Vtn and Vtp [J]. IEEE Transactions on Circuits &Systems II Express Briefs, 2012, 59(6): 341-345.
[4] Bult K, Geelen G J G M. A fast settling CMOS op amp for SC circuitswith 90-dB DC gain [J]. IEEE Journal of Solid-State Circuit, 2002:108-109.
[5] Razavi B. Rotary TravelingWave Oscillator Arrays: A New ClockTechnolgy [C]// Wiley-IEEE Press, 2009:318-329.
本文来源于科技期刊《电子产品世界》2019年第5期第56页，欢迎您写论文时引用，并注明出处
评论