如何降低能耗的可编程逻辑器件的设计，电源供应自行车

将复杂可编程逻辑器件（CPLDs）应用于需要严格功率预算的系统变得越来越普遍。例如：智能手机、手持仪表、录像设备和导航装置。尽管一些“零功耗”CPLDs待机时的功耗可以微安计算，但这些装置满足不了一些特殊设计的要求。在这种情况下，电动自行车设计人员必须提供一个可行的方案去实现低功耗。

负载循环中功耗减少是有事实根据的，这个事实就是大多数现在的设备通常很少用CPLD处理需求。例如：CPLD可以扫描键盘，看看关键通讯是否已经发生，或者等待串行接口上的一些连接信号。
CPLDs向所有的集成电路一样，不管运行与否都会由于设备的倾向和泄漏从而产生功耗。而且装置内信号的开关CPLDs也会产生功耗。这个功耗叫做动态功耗。
动态功耗与实现的处理程序数量是成正比的。因此，0.1秒、100MHz时实现操作的功耗与在10秒、1MHz实现操作所需功耗几乎是一样的。

通过在短的时间范围内避免活动的要求和在休止的时候关掉CPLD的方式，动态和静态功耗的这些特点可以把设计的功耗降到最低。

1.1负载循环方法概述

For the duty cycle approach to work, the power up and down time of the CPLD clearly needs to be brief compared with the frequency at which the CPLD must be activated in order to achieve the desired processing and system response time.为占空比工作方式，功率和时间的CPLD实现显然需要很简短的频率相比，在这次会议上CPLD的必须启动，以达到理想的加工和系统响应时间。 Fortunately, currently available CPLD devices utilize on-chip, non-volatile memory that yields power up and down times below 1 mS.幸运的是，现有的基于CPLD器件利用片上非易失性存储器的产量权力向上和向下次低于1毫秒。 This allows CPLDs to be activated at frequencies up to the low hundreds of Hz while still yielding useful power savings due to the duty cycling approach.这使得CPLDs被激活频率达低几百赫兹同时还产生有益的省电由于工作地点骑自行车的方式。

Implementing the switch 执行开关
When implementing the duty cycle approach, it is necessary to engineer the design so that it is possible to turn the CPLD device on and off.当执行工作周期的办法，有必要的设计工程师，以便有可能把CPLD的装置和关闭。 There are several methods available to achieve this.有几种方法可实现这一目标。 However, the method chosen will be influenced by several factors.然而，选择的方法将受到几个因素的影响。 Key factors to consider include:关键要考虑的因素包括：


The number of power supplies the CPLD has.人数的CPLD的电力供应已。
What other devices, if any, share power supplies with the device.还有哪些其他设备，如果有的话，共享电源装置。
Whether devices sharing the same power supply rail can be duty cycled.无论是设备共享相同的电力供应铁路可免税循环。
The controls available within the power supply subsystem for disabling power supplies在控制范围内现有的电源子系统禁用电源
There are three primary methods that can be considered when implementing duty cycling of the CPLD.有三个主要方法，可以被视为执行职责时，骑自行车的CPLD实现。 The advantages and disadvantages of each method are described below.的优点和缺点每个方法介绍如下。

Use Power Supply Disable on the Voltage Regulator Module (VRM) : Many designs use VRMs to provide power to the chips within the design, and often these modules have a power enable/disable input signal that can be used to duty cycle the CPLD. 电源使用禁用的电压调节器模块（ VRM ） ：许多设计使用VRMs提供电力的芯片的设计，而且往往是这些模块的电源启用/禁用输入信号，可用于占空比的可编程逻辑器件。 The advantage of this approach is its relative simplicity.这种方法的优点是其相对简单。 One disadvantage of this approach is its course grained nature, requiring all devices that are fed by the particular module to be cycled on and off at the same time.一个缺点是它的这种做法当然晶性质，要求所有设备，特别是美联储的模块循环和关闭在同一时间。 The second disadvantage is that the time required to power down and power up the VRM reduces the frequency at which the duty cycling can occur.第二个缺点是，所需要的时间自动关闭电源和功率降低了VRM的频率税骑自行车，就可能发生。

Use FETs on the Power Lines to the CPLD(s) : In this approach FETs (Field Effect Transistors) are placed in the various power supply lines of the CPLD to be duty cycled. 使用场效应管的电力线路上的可编程逻辑器件（补） ：在这个办法场效应管（场效应晶体管）被安置在各供电线路的CPLD实现的义务循环。 This approach has two key advantages.这种做法有两个关键优势。 First, it allows specific device(s) to be duty cycled.首先，它可以让特定装置（县）的工作地点循环。 Second, the power can be turned on and off very rapidly, which allows the device to be duty cycled at a higher frequency.第二，权力可以开启和关闭非常迅速，这使得该器件成为义务循环在更高的频率。 The disadvantage of this approach is that additional devices are required on the circuit board, driving up cost and board area.这种办法的缺点是，需要额外的设备上的电路板，推高的成本和电路板面积。

Use CPLD Sleep-Pin Functionality : An increasing number of PLDs, such as Lattice's MachXO family, incorporate a sleep pin that allows the device to be disabled and the static power consumption reduced to almost zero. 使用CPLD的睡眠引脚功能 ：越来越多的可编程逻辑器件，如Lattice的MachXO家庭，纳入了“睡眠引脚”使设备被禁用和静态功耗降低到几乎为零。 This functionality can be used to implement duty cycling.这项功能可以用来执行责任骑自行车。 With this approach, only the specific CPLD is duty cycled and the turn on and off times allow for a high frequency of duty cycling.用这个办法，只有具体的CPLD的是骑自行车和义务打开和关闭时间允许高频工作地点骑自行车。 This approach also uses minimal components, saving cost and board area.这种方法还利用最少的元件，节省成本和电路板面积。

Page 2: next page 第2页： 下一页