基于Spartan-6的高速数据采集、处理和实时传输研究

　　1.前言

　　随着信息技术的飞速发展，各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分，尤其在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中需要对高性能的数据采集技术。这就为数据采集设备的设计提出了两个的要求:1)要求接口简单灵活且有较高的数据传输率; 2)由于数据量通常都较大，要求主机能够对数据做出快速响应，并进行实时分析、处理。

　　在基于软件无线电的接收机架构中，数字下变频(DDC)技术起着非常重要的作用，也是软件无线电的核心技术之一。数字下变频位于模数转换(ADC)之后，需要处理高速高容量的数据，因此难度较大，不容易实现。针对数字下变频中的这一实际问题以及数据采集设备的两个要求，本报告采用了一种基于FPGA与USB 2.0的数据采集与实时传输方案。

　　本文所研究的基于Spartan-6的高速数据采集、处理和实时传输系统，就是实现将宽带中频数字接收机输出的高速正交IQ数据传输给FPGA去实现软件无线电的后续信号处理算法。利用Cypress的EZ-USB FX2高速数据传输方案实现将基带数据或者经FPGA处理后输出的数据进行传输，并利用上位机软件进行上位机存储和显示。本文主要从系统的硬件设计和软件设计两个方面分别对高速数据采集模块(宽带中频数字下变频模块)、高速数据传输模块以及上位机软件三个方面进行详细介绍。

　　2.系统总体方案设计

　　整个系统分成3个子模块，分别是：(1)高速数据采集模块(宽带中频数字下变频模块);(2)高速数据实时处理和传输模块;(3)上位机软件模块。整个系统框图如图1所示：

　　其中高速数据采集模块与EZ-USB高速数据处理和传输模块分别由对应的硬件电路和软件组成。上位机软件模块主要是利用Microsoft Visual2008软件利用MFC进行开发。系统整体硬件框图如图2所示：

　　系统整体工作原理：首先高速数据采集模块对70MHz中频模拟信号进行模数转换，采样速率为60MHz(基于带通采样定理)，然后利用Atmel公司的高性能微控制器Atmega16A作为控制单元以异步控制方式对专用数字下变频进行设置和编程，实现将中心为70MHz的数字中频信号搬移到数字基带，基带数据速率仍然为60MHz，因此需要对高速的数字基带信号进行抽取和滤波得到低速的数字基带信号，抽取倍数可通过编程设置，抽取倍数越大得到的数字基带信号速率就越小，低速的数据基带信号再传输给FPGA实现基带数据的码元恢复，得到原始信息。EZ-USB既可以对数字基带信号数据进行实时数据采集和传输也可以对FPGA输出的原始码元信息进行传输，最后通过USB2.0接口将这些数据传输到上位机进行数据实时存储和显示。

　　3.高速数据采集模块(宽带中频数字下变频模块)

　　传统的数据采集系统往往采用单片机或数字信号处理器(DSP)作为控制器,控制模/数转换器(ADC)、存储器和其他外围电路的工作。但由于单片机本身的指令周期以及处理速度的影响,其时钟频率较低,各种功能都要靠软件的运行来实现,软件运行时间在整个采样时间中占有很大的比例,效率较低,很难满足系统对数据采集系统实时性和同步性的要求。基于DSP的数据采集系统,虽然处理速度快,但成本较高,过于频繁的中断会使CPU的效率降低,响应速度变差。近年来，基于FPGA的数据采集方案逐渐成为一种具有特殊优势的一种方案，其中最主要的一个优点就是可以实现对数据的并行处理。另外还具有开发周期短,集成度高,功耗低,工作频率高,设计费用低,编程配置灵活等一系列优点。

　　本报告中采用的高速数据采集与实时传输方案，主要包括以下几个部分：1)高速数据采集以及数字下变频处理部分;(2).高速数据传输部分;(3).上位机数据采集控制部分。系统首先将外部真实世界的模拟信号进行数字化，然后将模数转换器的高速数字信号进行数据缓冲，然后将缓冲数据经过数字下变频处理后传输给FPGA，采用FPGA控制CY7C68013A实现高速数据实时传输与存储，并进行显示。

　　3.1 高速数据采集及数字下变频处理部分硬件设计

　　高速数据采集及数字下变频模块是利用ADI的高速模数转换器AD6640按照奈奎斯特带通采用定理进行数据采集(本报告中选择的采样速率为60MHz)，然后将60MHz的数字中频信号传输给专用数字下变频器件AD6620(也可以利用FPGA实现数字下变频以及信号抽取滤波等)进行数字下变频和抽取滤波等处理。

　　高速数据采集(主要是采集70MHz的中频模拟信号)及数字下变频(将70MHz中频搬移到数字基带)处理部分的硬件设计方案如下图1所示：

　　在该部分的硬件设计中：1)ADC采用的是ADI公司的高性能AD6640来实现对数据的高速采集。AD6640具有如下优点：12位的采样精度，具有65MSPS最小采样率，在25MHz带宽上具有高达80

的无杂散动态范围(SFDR)，中频采样率可达70MSPS, 功率消耗大约710mW，采用采用5V单电源供电，片上自带T/R和参考电压，数据以二进制补码形式输出，CMOS输出电平兼容3.3V和5V。2)下变频部分，采用的是美国ADI公司的中频数字接收机专用数字信号处理器AD6620。它的内部集成了NCO(数控晶体振荡器)、数字混频器、二阶级联积分梳妆滤波器(CIC2)、五阶级联积分梳妆滤波器(CIC5)、系数可编程的抽取滤波器(RCF)等。3)控制部分，选用了Xilinx公司的Spartan 6芯片来进行采集控制、数据缓冲、数据处理、数据传输控制及通信等。

　　3.2 高速数据采集及下变频处理部分软件设计

　　宽带中频数字下变频器件AD6620内部主要由以下单元组成：频率变换单元、二阶固定系数级联积分梳状滤波器(CIC2)单元、五阶固定系数级联积分梳状滤波器(CIC5)单元以及一个可变系数的RAM系数抽取滤波器(RCF)单元。其中频率变换模块实现中频到数字基带的下变频，CIC2单元和CIC5单元是完成采样速率的抽取功能，通过设置不同的抽取倍数可得到不同速率的基带信号，而可变系数的 RCF单元则是将抽取后的信号进行整形滤波处理，使得滤波器的通带纹波、过渡带带宽以及阻带衰减等设计参数设计的更优化。

　　下面分别对频率转换单元、CIC2和CIC5滤波器单元以及可变系数RCF滤波器单元分别进行编程介绍。

　　3.2.1频率变换单元编程设置

　　频率变换单元主要是利用片内集成的数控晶体振荡器(NCO)来产生一组正交的数字本振信号。NCO模块的目标就是产生理想的正弦波和余弦波，以便与高速模数转换器件AD6640传输的中频实信号进行频率转换，把中频信号的频谱搬移到数字基带。NCO模块产生的正交数字本振信号频率是通过式来计算：

　　(式 1)

　　其中，为NCO模块的本振频率，为相应通道IF信号输入的频率，在本文中为70Mhz，为采样频率，本文中应为56MHz，实际为60MHz，

根据式可计算得到的值为：0010 1010 1010 1010 1010 1010 1010 1010共32位二进制数，那么通过FPGA向地址为0x303的地址写入上述32bit的二进制数。

　　3.2.2 固定系数CIC滤波器设计及其编程

　　二阶和五阶级联积分梳状滤波器都是固定系数的抽取滤波器。CIC2处理的信号时频率变换后输出的I、Q两路数字基带信号，

均为60MHz，为了减轻后续处理器的处理难度，需要利用CIC2和CIC5抽取滤波器进行合理抽取滤波，经CIC2抽取滤波后的信号频率为式所示：

(式 1)

　　其中，为经过抽取系数抽取滤波降速后的信号频率。可通过微控制器对CIC2滤波器抽取系数进行编程，取值范围为2~6中得某一个整数值。第一级的抽取系数取值越大相应的整个芯片功耗就越低。CIC2滤波器的增益和通带衰减计算公式如式2和式3所示：

(式 2)

(式 3)

　　其中，为CIC2滤波器增益衰减因子，取值范围为0~6之间的整数值。为了获得最优的动态范围需要将设置为最小值，但是要注意防止出现溢出。

为输入信号的电平。

　　CIC2滤波器的离散和连续频率响应公式分别如式4和5所示：

(式 4)

(式 5)

　　相应的CIC5滤波器和CIC2滤波器的功能是一致的，也是实现抽取和滤波，CIC5滤波器是对CIC2这一级处理后的信号再一次抽取。下面利用ADI公司的SoftCell滤波器设计软件，设计CIC2、CIC5、RCF滤波器，以便获得相应滤波器参数，进行因为对于70MHz中频信号而言，依据射频带通采样定理，可以确定带通采样率为56MSPS就可以满足要求，但是为了增大信噪比的性能可将降采样率设成60MHz，输出频率为0.4MSPS，那么抽取倍数为140。打开滤波器设计软件后的界面如图3所示：

在软件的PortSelect菜单中选择AD6620作为设计的对象，然后在面板的左中间位置输入信号频率60MHz，以及抽取滤波后的输出频率0.4MHz，在Passband这个地方输入通带带宽4MHz，通带纹波设置为0.18，另外在Stopband这个地方设置阻带频率为4.5MHz，衰减为60dB，在5MHz这个频率点，设置衰减为80dB。然后点击compute按钮后就可以计算得到设计好的滤波器频率相应以及相应的各级滤波器系数和RCF滤波器的抽头数。设计完成后CIC2以及CIC5以及RCF滤波器系数可能有多种组合，这种情况下可以对比分析滤波器的响应，选