可编程逻辑器件的应用参考
该程序仿真波形如图4，实现了四分频电路的逻辑设计、实现。
PCB电路设计
应用CPLD还需注意其输出脚状态改变时所产生的高频的脉冲，会对下一级器件带来严峻的考验。因此在 PCB设计中必须进行相应的处理，才能有效抑制脉冲的极值，同时保证上升沿的陡直。图5为一脉宽调制软核的输出效果图。该模块实现精度为8位的脉宽调制，方波信号基频为4kHz，由33M的PCI时钟分频得来。系统只应用最简单的阻容滤波电路来降低脉冲值。
该图为直接输出与滤波输出两种条件下的示波器显示图，在图a中没有采取滤波措施，可以看到在上跳沿处为4V左右的尖峰脉冲，相比稳定的高电平3V输出高出1V。而图b是经简单的阻容滤波电路后输出，上跳沿脉冲的峰值明显得到抑制。较大的改善了系统的性能。
结束语
应用可编程逻辑器件，可加速开发的进程，在器件提供的方针环境中进行功能的仿真验证，可及时发现设计中的缺陷。但是自带的仿真器本身也并非完美，在电路设计完成后还需进行更细致的验证。CPLD的广泛应用给电子线路设计人员有更大的发挥空间，更灵活的设计方式，极大的提高了设计效率。
评论