流水线ADC中高速比较器的设计和分析

　　公式（1）中，

，

　　而Vos2 主要由PM7，PM8，PM9，PM10 失配以及PM6 与PM12 关断引入的失配引起的电荷Q 所组成的，表达式为，

　　因此，总体的失调电压为，

　　根据公式（5），只要Av 足够的大，那么整个比较器的运放的失调就可以认为主要由前置增益运放的失调电压Vos1 造成的。
　　在公式（1）~（5）中，Avtn, Avtp, n Ab , p和 Ab 是与工艺相关的常数，和是前置运放负载晶体管的失调电压，和是输入晶体管的失调电压，因此加大晶体管的面积可以得到较小的失调电压。但是，这种方法将加大版图的面积以及寄生电容，而且也会降低比较器的速度。其实不用增大所有管子的面积，就可以减小比较器的失调电压。根据公式（5），可以增大增益Av 来减小Vos2 对比较器的失调影响。根据公式（1），可采用减小Vos1的方法如下：1）增大Av，用来减小NM2 和NM3 的失配对Vos1 的影响；2）适量的增加NM2 和NM3 的面积，以减小阈值电压的失配对Vos1 的影响。

　　图2 为比较器的版图。版图的左边为前置运放的版图，右边为锁存比较器的版图。为了减小由于版图的失配带来的比较器的输入电压，前置运放和锁存比较器分别采用对称结构，增加比较器的对称性。

图2 比较器的版图

3.2 踢回噪声

　　在前置运放的输出端和锁存比较器的输入端之间需要一个隔离电路来减小踢回噪声[2]。在锁存比较器的两个输入端的晶体管的前面，分别加上一个PMOS管（PM6，PM11）作为开关管，晶体管的共栅电压用来控制信号。因此，踢回噪声对整个前置增益运放锁存比较器的影响就显著的减小了。

3.3 传输延迟时间的改善

　　有两种方法减小传输比较器的延迟：1）降低前置增益运放的时间常数；2）加大前置增益运放的A(s)[5][6]。

　　图3 为前置增益运放的交流小信号等效模型。根据图3，可得到等式(6)，(7)

图3 前置增益运放的小信号等效模型