Tensilica和Virage推出针对钻石处理器内核优化的IP设计工具包

 Tensilica和Virage Logic( 纳斯达克: VIRL)日前联手推出16种专为Tensilica公司钻石系列标准处理器特别设计的针对内核优化的IP Kit，分别采用了TSMC 130纳米 和90纳米 G 制造工艺。 这些最新的针对内核优化的IP Kit由Virage Logic公司 ASAP(面积,速度和功耗) 存储器和ASAP 逻辑IP核组成。 设计者可针对每一款钻石系列处理器IP核进行优化来满足面积、性能或功耗的要求。

Virage Logic公司市场和业务发展部高级副总裁 Jim Ensell表示，“ 作为业界富有信誉的IP核合作伙伴， 我们很高兴能和Tensilica公司合作，提供物理层IP核给我们共同的客户，即性能经过特别优化过的Tensilica钻石系列标准处理器内核的使用者。我们把内核经过优化的IP设计工具包放在Virage Logic公司的网站上，用户能更容易地获得解决方法，从而提高芯片设计的成功性。”

Tensilica公司市场副总裁Steve Roddy表示，“ Tensilica和Virage Logic公司合作已有好几年的时间, 对我们的客户而言，Virage Logic是杰出的IP核供应者. 我们Xtensa®的客户用Virage Logic公司的设计库完成了很多项设计。目前，通过采用专为钻石系列标准处理器优化过的物理层IP核，我们希望为共同的客户提供更大的竞争力。” 

针对内核优化的IP Kit专为4款Tensilica钻石系列标准处理器而开发，这4款可现货供应的处理器涵盖了从小面积、低功耗的控制器到音频处理器和高性能DSP，所有这些处理器在其各自的类别里都以最低功耗和最高性能处于业界领先地位。这些针对内核优化的IP Kit提供了使用Virage Logic公司经过硅片验证的嵌入式存储器IP核和标准单元库的途径，以满足各类市场需求。