基于SoPC的FIR滤波器设计与实现
数字滤波(idgital filter)是由数字乘法器、加法器和延时单元组成的一种计算方法。其功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。数字滤波器根据频域特性可分为低通、高通、带通和带阻4个基本类型；根据时域特性可分为无限脉冲响应(infinite impulse response，IIR)滤波器和有限脉冲响应(finite impulse response，FIR)滤波器。FIR滤波器不存在稳定性和是否可实现的问题，容易做到线性相位，故在数据通信、图像处理等领域广泛应用。
目前，FIR滤波器的硬件实现有以下几种方式：一种是使用通用数字滤波器集成电路，这种电路使用简单，但是由于字长和阶数的规格较少，不易完全满足实际需要；虽然可采用多片扩展来满足要求，但会增加体积和功耗，因而在实际应用中受到限制。另一种是使用DSP芯片，DSP芯片有专用的数字信号处理函数可调用，实现FIR滤波器相对简单，但是由于程序顺序执行，速度受到限制。而且，就是同一公司不同系统的DSP芯片，其编程指令也会有所不同，开发周期较长。还有一种是使用可编程逻辑器件，如FPGA(field programmable gate array)，即现场可编程门阵列，有着规整的内部逻辑块整列和丰富的连线资源，特别适合用于细粒度和高并行度结构的FIR滤波器实现，相对于串行运算主导的通用DSP芯片来说，并行性和可扩展性都更好。
本文介绍一种基于SoPC的FIR滤波器设计方案，设计流程如图l所示。该设计方法程序简单，调试方便，得到的FIR滤波器精确度高。
1 FIR滤波器原理
FIR数字滤波器是一种非递归系统，其冲激响应总是有限长的，其系统函数可以记为：
，最基本的FIR滤波器可用下式表示
是输入采样序列；h(m)是滤波器系数；N是滤波器的阶数；y(n)表示滤波器的输出序列。也可以用卷积来表示输出序列y(n)与x(n)，h(n)的关系：
y(n)=x(n)*h(n)
图2显示了一个典型的直接T型3阶FIR滤波器，其输出序列y(n)满足下列等式：
在该FIR滤波器中，总共存在3个延时结，4个乘法单元，1个4输入的加法器。如果采用普通的数字信号处理器(DSP)来实现，只能用串行的方式顺序地执行延时、乘加操作，不可能在1个DSP处理器指令周期内完成，必须用多个指令周期来完成。但如果采用FPGA来实现，就可以采用并行结构，在1个时钟周期内得到1个FIR滤波器的输出。不难发现，图2的电路结构是一种流水线结构，这种结构在硬件系统中有利于并行高速运行。
评论