高质量接地技术解决办法（一）

作者：时间：2012-11-07来源：网络收藏

接地无疑是系统设计中最为棘手的问题之一。尽管它的概念相对比较简单，实施起来却很复杂，遗憾的是，它没有一个简明扼要可以用详细步骤描述的方法来保证取得良好效果，但如果在某些细节上处理不当，可能会导致令人头痛的问题。

本文引用地址：http://www.amcfsurvey.com/article/185594.htm

对于线性系统而言，“地”是信号的基准点。遗憾的是，在单极性电源系统中，它还成为电源电流的回路。接地策略应用不当，可能严重损害高精度线性系统的性能。

对于所有模拟设计而言，接地都是一个不容忽视的问题，而在基于PCB的电路中，适当实施接地也具有同等重要的意义。幸运的是，某些高质量接地原理，特别是接地层的使用，对于PCB环境是固有不变的。由于这一因素是基于PCB的模拟设计的显著优势之一，我们将在本文中对其进行重点讨论。

我们必须对接地的其他一些方面进行管理，包括控制可能导致性能降低的杂散接地和信号返回电压。这些电压可能是由于外部信号耦合、公共电流导致的，或者只是由于接地导线中的过度IR压降导致的。适当地布线、布线的尺寸，以及差分信号处理和接地隔离技术，使得我们能够控制此类寄生电压。

我们将要讨论的一个重要主题是适用于模拟/数字混合信号环境的接地技术。事实上，高质量接地这个问题可以—也必然—影响到混合信号PCB设计的整个布局原则。

目前的信号处理系统一般需要混合信号器件，例如模数转换器(ADC)、数模转换器(DAC)和快速数字信号处理器(DSP)。由于需要处理宽动态范围的模拟信号，因此必须使用高性能ADC和DAC。在恶劣的数字环境内，能否保持宽动态范围和低噪声与采用良好的高速电路设计技术密切相关，包括适当的信号布线、去耦和接地。

过去，一般认为“高精度、低速”电路与所谓的“高速”电路有所不同。对于ADC和DAC，采样(或更新)频率一般用作区分速度标准。不过，以下两个示例显示，实际操作中，目前大多数信号处理IC真正实现了“高速”，因此必须作为此类器件来对待，才能保持高性能。DSP、ADC和DAC均是如此。

所有适合信号处理应用的采样ADC(内置采样保持电路的ADC)均采用具有快速上升和下降时间(一般为数纳秒)的高速时钟工作，即使淄铝靠此平系鸵脖匦胧游高速器件。例如，中速12位逐次逼近型(SAR) ADC可采用10 MHz内部时钟工作，而采样速率仅为500 kSPS。

Σ-Δ型ADC具有高过采样比，因此还需要高速时钟。即使是高分辨率的所谓“低频”工业测量ADC(例如AD77xx-系列)吞吐速率达到10 Hz至7.5 kHz，也采用5 MHz或更高时钟频率工作，并且提供高达24位的分辨率。

更复杂的是，混合信号IC具有模拟和数字两种端口，因此如何使用适当的接地技术就显示更加错综复杂。此外，某些混合信号IC具有相对较低的数字电流，而另一些具有高数字电流。很多情况下，这两种类型的IC需要不同的处理，以实现最佳接地。

数字和模拟设计工程师倾向于从不同角度考察混合信号器件，本文旨在说明适用于大多数混合信号器件的一般接地原则，而不必了解内部电路的具体细节。

通过以上内容，显然接地问题没有一本快速手册。遗憾的是，我们并不能提供可以保证接地成功的技术列表。我们只能说忽视一些事情，可能会导致一些问题。在某一个频率范围内行之有效的方法，在另一个频率范围内可能行不通。另外还有一些相互冲突的要求。处理接地问题的关键在于理解电流的流动方式。

星型接地

“星型”接地的理论基础是电路中总有一个点是所有电压的参考点，称为“星型接地”点。我们可以通过一个形象的比喻更好地加以理解—多条导线从一个共同接地点呈辐射状扩展，类似一颗星。星型点并不一定在外表上类似一颗星—它可能是接地层上的一个点—但星型接地系统上的一个关键特性是：所有电压都是相对于接地网上的某个特定点测量的，而不是相对于一个不确定的“地”(无论我们在何处放置探头)。

虽然在理论上非常合理，但星型接地原理却很难在实际中实施。举例来说，如果系统采用星型接地设计，而且绘制的所有信号路径都能使信号间的干扰最小并可尽量避免高阻抗信号或接地路径的影响，实施问题便随之而来。在电路图中加入电源时，电源就会增加不良的接地路径，或者流入现有接地路径的电源电流相当大和/或具有高噪声，从而破坏信号传输。为电路的不同部分单独提供电源(因而具有单独的接地回路)通常可以避免这个问题。例如，在混合信号应用中，通常要将模拟电源和数字电源分开，同时将在星型点处相连的模拟地和数字地分开。

单独的模拟地和数字地

事实上，数字电路具有噪声。饱和逻辑(例如TTL和CMOS)在开关过程中会短暂地从电源吸入大电流。但由于逻辑级的抗扰度可达数百毫伏以上，因而通常对电源去耦的要求不高。相反，模拟电路非常容易受噪声影响—包括在电源轨和接地轨上—因此，为了防止数字噪声影响模拟性能，应该把模拟电路和数字电路分开。这种分离涉及到接地回路和电源轨的分开，对混合信号系统而言可能比较麻烦。

然而，如果高精度混合信号系统要充分发挥性能，则必须具有单独的模拟地和数字地以及单独电源，这一点至关重要。事实上，虽然有些模拟电路采用+5 V单电源供电运行，但并不意味着该电路可以与微处理器、动态RAM、电扇或其他高电流设备共用相同+5 V高噪声电源。模拟部分必须使用此类电源以最高性能运行，而不只是保持运行。这一差别必然要求我们对电源轨和接地接口给予高度注意。

请注意，系统中的模拟地和数字地必须在某个点相连，以便让信号都参考相同的电位。这个星点(也称为模拟/数字公共点)要精心选择，确保数字电流不会流入系统模拟部分的地。在电源处设置公共点通常比较便利。

许多ADC和DAC都有单独的“模拟地”(AGND)和“数字地”(DGND)引脚。在设备数据手册上，通常建议用户在器件封装处将这些引脚连在一起。这点似乎与要求在电源处连接模拟地和数字地的建议相冲突;如果系统具有多个转换器，这点似乎与要求在单点处连接模拟地和数字地的建议相冲突。

其实并不存在冲突。这些引脚的“模拟地”和“数字地”标记是指引脚所连接到的转换器内部部分，而不是引脚必须连接到的系统地。对于ADC，这两个引脚通常应该连在一起，然后连接到系统的模拟地。由于转换器的模拟部分无法耐受数字电流经由焊线流至芯片时产生的压降，因此无法在IC封装内部将二者连接起来。但它们可以在外部连在一起。

图1显示了ADC的接地连接这一概念。这样的引脚接法会在一定程度上降低转换器的数字噪声抗扰度，降幅等于系统数字地和模拟地之间的共模噪声量。但是，由于数字噪声抗扰度经常在数百或数千毫伏水平，因此一般不太可能有问题。

模拟噪声抗扰度只会因转换器本身的外部数字电流流入模拟地而降低。这些电流应该保持很小，通过确保转换器输出没有高负载，可以最大程度地减小电流。实现这一目标的好方法是在ADC输出端使用低输入电流缓冲器，例如CMOS缓冲器-寄存器IC。

图1. 数据转换器的模拟地(AGND)和数字地(DGND)引脚应返回到系统模拟地。

如果转换器的逻辑电源利用一个小电阻隔离，并且通过0.1 μF (100 nF)电容去耦到模拟地，则转换器的所有快速边沿数字电流都将通过该电容流回地，而不会出现在外部地电路中。如果保持低阻抗模拟地，而能够充分保证模拟性能，那么外部数字地电流所产生的额外噪声基本上不会构成问题。

接地层

接地层的使用与上文讨论的星型接地系统相关。为了实施接地层，双面PCB(或多层PCB的一层)的一面由连续铜制造，而且用作地。其理论基础是大量金属具有可能最低的电阻。由于使用大型扁平导体，它也具有可能最低的电感。因而，它提供了最佳导电性能，包括最大程度地降低导电平面之间的杂散接地差异电压。

请注意，接地层概念还可以延伸，包括电压层。电压层提供类似于接地层的优势—极低阻抗的导体—但只用于一个(或多个)系统电源电压。因此，系统可能具有多个电压层以及接地层。

虽然接地层可以解决很多地阻抗问题，但它们并非灵丹妙药。即使是一片连续的铜箔，也会有残留电阻和电感;在特定情况下，这些就足以妨碍电路正常工作。设计人员应该注意不要在接地层注入很高电流，因为这样可能产生压降，从而干扰敏感电路。

保持低阻抗大面积接地层对目前所有模拟电路都很重要。接地层不仅用作去耦高频电流(源于快速数字逻辑)的低阻抗返回路径，还能将EMI/RFI辐射降至最低。由于接地层的屏蔽作用，电路受外部EMI/RFI的影响也会降低。

接地层还允许使用传输线路技术(微带线或带状线)传输高速数字或模拟信号，此类技术需要可控阻抗。

由于“总线(bus wire)”在大多数逻辑转换等效频率下具有阻抗，将其用作“地”完全不能接受。例如，#22标准导线具有约20 nH/in的电感。由逻辑信号产生的压摆率为10 mA/ns的瞬态电流，流经1英寸该导线时将形成200 mV的无用压降：

(1)

对于具有2 V峰峰值范围的信号，此压降会转化为大约200 mV或10%的误差(大约“3.5位精度”)。即使在全数字电路中，该误差也会大幅降低逻辑噪声裕量。

图2显示数字返回电流调制模拟返回电流的情况(顶图)。接地返回导线电感和电阻由模拟和数字电路共享，这会造成相互影响，最终产生误差。一个可能的解决方案是让数字返回电流路径直接流向GND REF，如底图所示。这显示了“星型”或单点接地系统的基本概念。在包含多个高频返回路径的系统中很难实现真正的单点接地。因为各返回电流导线的物理长度将引入寄生电阻和电感，所以获得低阻抗高频接地就很困难。实际操作中，电流回路必须由大面积接地层组成，以便获取高频电流下的低阻抗。如果无低阻抗接地层，则几乎不可能避免上述共享阻抗，特别是在高频下。

所有集成电路接地引脚应直接焊接到低阻抗接地层，从而将串联电感和电阻降至最低。对于高速器件，不推荐使用传统IC插槽。即使是“小尺寸”插槽，额外电感和电容也可能引入无用的共享路径，从而破坏器件性能。如果插槽必须配合DIP封装使用，例如在制作原型时，个别“引脚插槽”或“笼式插座”是可以接受的。以上引脚插槽提供封盖和无封盖两种版本。由于使用弹簧加载金触点，确保了IC引脚具有良好的电气和机械连接。不过，反复插拔可能降低其性能。