电路端接的作用

　　端接，是我们在电路中经常用到的。在高速电路中，端接显得尤其重要。如果在电路设计的时候没有进行正确的端接，严重的可能造成电路完全不能工作。今天就来说说端接这点事。

　　先说说电路为什么需要端接?众所周知，电路中如果阻抗不连续，就会造成信号的反射，引起上冲下冲，振铃等信号失真，严重影响信号质量。所以在进行电路设计的时候阻抗匹配是很重要的考虑因素。我们的PCB走线进行阻抗控制已经不是什么高深的技术了，基本上是每个硬件工程师必备的基本能力。那么在具体电路中，只考虑走线的阻抗还不够。实际电路都是由发送端，连线，和接收端共同组成的。我们希望做到的是整个链路的阻抗都是一致的。但是实际电路中很难做到这一点，一般发送端的输出阻抗会比较小，而接收端的输入阻抗又很高，那么要处理好这对矛盾，端接就成为一种很自然的手段。因此，端接的本质依然是阻抗匹配，这个是进行PCB设计的重中之重。

　　常见的端接方式有下面几种：串联端接，并联端接，戴维宁端接以及RC网络端接。下面就简单介绍一下几种端接方式的区别和优缺点。

　　(1) 串联端接。这是我们最容易想到也最常用的一种端接方式。发送端的输出阻抗比较小，那么我们在电路上直接串联一个电阻，使得输出阻抗加上电阻阻值的总阻抗等于传输线阻抗，这样就能保证阻抗的连续性，减小信号的反射。串联端接实现比较简单，缺点也比较明显，由于线路中串联了电阻，会影响信号的上升时间，在高速电路中可能会引起问题。另外由于电阻的分压，使得发送端输出减小。串联端接的电阻要放在尽量靠近发送端的位置，能发挥更好的作用。

　　(2) 并联端接。当接收端的输入阻抗比较大时，我们可以考虑在接收端并联端接一个电阻到地或者到电源。电阻的阻值等于走线的特征阻抗。通过这种方式实现阻抗匹配。这种方式和串联端机一样简单易行，缺点是会消耗直流功率。上拉的时候能提高驱动能力，下拉的时候能提高对电流的吸收能力。

　　(3) 戴维宁端接。戴维宁端接就是采用上拉电阻和下拉电阻来共同组成端接电路，使得戴维宁等效阻抗等于传输线的特征阻抗以实现阻抗匹配。戴维宁端接的优点是上拉电阻和下拉电阻都能用来吸收反射，在电路上没有信号的时候，还能够为电路提供一个直流电平，适合总线应用。但是缺点也很明显，那就是由于电阻的存在，在电源盒地之间存在直流通路，直流功耗较大。

　　(4) RC网络端接。RC网络端接是并联端接的升级版。就是在并联到地的电阻下面再增加一颗电容。这样既能够和并联端接一样减小反射，同时由于电容的存在隔离了直流，减小了直流功耗。当然缺点也很明显，RC电路的时间常数会影响信号的上升时间，在高速电路使用中要仔细计算。

　　在实际的电路中，我们要根据电路的不同特点选择合适的端接方式。比如在DDR芯片的数据线和地址线上我们都会用到端接电阻。但是两者的位置是略有区别的。由于地址线是单向的，都是从主控端到存储端，所以我们用串联端接的时候把串联电阻靠近主控端效果会比较好。但是由于数据线上的信号是双向的，串联电阻靠近哪一端都很难同时满足发送与接收的要求，这时只能折中考虑放在线路的中间。而在更高速的DDR2或者DDR3芯片中，由于采用了ODT(片上端接)技术，端接电阻直接做在了存储芯片内部，那么外部就不需要做端接处理了。另外如果发送端和接收端的距离很近，走线可以控制的很短，走线上信号的延时不足信号上升时间的二十分之一，那么不加端接电阻一般也能正常工作。可以看出来，PCB设计没有哪种方法是万能的，所以需要我们去理解电路真正的作用，做到知其然知其所以然。具体问题具体分析，灵活的运用各种设计规则和技巧，更好的完成项目。