从嵌入式应用看存储器的技术发展趋势
——
| 针对嵌入式应用 看市面存储器的技术发展趋势 | ||
|
| ||
| 存储器是整个嵌入式系统中最重要的一个媒体，不但肩负有指令缓冲的责任，也同时兼具储存、管理、甚至是加速等作用，依照存储器种类的区分，利用不同的设计与实作方式，来决定其不同的使用目的。 在加速资料处理方面，从大家耳熟能详的SRAM、1T-SRAM到PSRAM、eDRAM等，分别都使用了不同的技术来达到符合特定应用的目的，而为了SoC/SiP的储存需求，内嵌快闪存储器也成了降低设计成本、降低体积的绝妙方式。 ■老而弥坚 脚步陈稳的SRAM SRAM，即一般的4T、6T SRAM，是传统处理芯片应用中最广泛的一种，目前以6T SRAM为主流，6T代表其设计是由6个元件组成。 虽然SRAM必须使用大量晶体管来建构，连带使得成本增加，但是其超高的效能表现，以及可接受的耗电量，却也让大老板们舍的花下巨额成本来将SRAM使用到产品架构中。
SRAM的技术发展在近几年来有很大的转变，针对其应用范畴，从高性能处理器产品，慢慢走向网络通讯零组件以及针对低耗电的便携式嵌入式产品。目前将近有8成的SRAM产品被应用在手持式通讯装置以及网络产品中，然而有众多厂商研发出许多不同的替代型DRAM技术，在效能表现以及成本方面已有迎头赶上的趋势。 由于传统SRAM在容量提升上的难度较高，且其过高的成本，也不利于占其最大应用的手持式通讯装置的发展，因此除了需要不同的技术引进，也要在本身的技术上做出变化，比如说，将手机专用的低耗电SRAM与NOR FLASH，利用多芯片封装技术（MCP）封装成单一个堆叠式存储器芯片，达到同时兼具高速传输与大容量储存的目的。 而在网通产品方面，大多直接将SRAM原本架构直接搬上去，因为网通产品有持续的稳定电源供应，较不需担心耗电量的问题。 ■根据应用而使用不同类型设计的SRAM SRAM将每个位元的资料储存于以2个交错配对反向器（Cross-Coupled inverters）形式存在的4个晶体管中，藉由这2个稳定的状态来表示位元中的0与1，而另外2个附加的存取晶体，则是用来控制储存细胞的读写操作。目前主流的6T SRAM都是以这样的形式来设计。而除了应用在高速处理器、网通产品以外的高速存取需求，其不需刷新的特色，也比传统SDRAM架构更适用于低电力需求的小容量储存方案。 ■SRAM的未来发展方向 传统管线突发式SRAM在90年代被大量应用在主机板上，由于针对高速缓冲需求，所以在汇流排的利用上，就必须尽量在特定周期内让资料流保持在同一个方向，随著时间过去，这样的设计方式已经不敷使用，因此较新型的ZBT（零汇流排转换） SRAM也随之应运而生，这种SRAM由于具有相同的读写管线长度，且读和写之间的Latency是零，因此在特定应用上有不错的表现。 但是ZBT SRAM有时脉上的限制，超过限定的时脉会产生汇流排冲突现象，因此就必须加入相对应的等待状态。在考虑到汇流排与资料流的最佳化后，SRAM也导入了在DRAM技术上常见的DDR及QDR等技术，藉由改变汇流排传输速率以及传输位元的数目，取得效能的增长。 过去由于SRAM在界面上的设计简单，读写速度快，及低耗电的特性，因此被广泛的应用在各种储存装置（硬碟机、烧录机等）及手持式音乐装置（如以往的CD随身听、MD等），近年来则转向手持式通讯装置以及网通硬件。 而在未来的发展方向上，就目前所看到的计画，SRAM本身的基本架构变动不大，最主要还是集中在汇流排的架构以及外部控制电路的设计，技术的研发并非一蹴可几，而在SRAM这种高成熟度的产业中，也很难做出很大的突破。 就目前而言，比较大的变动有IBM计画将6个晶体管的设计增加为8个晶体管，以加强抗杂讯的能力，并针对高效能需求应用来设计的方案出现，但是其高昂的成本，却限制住了该产品的应用广度。目前各大SRAM厂商都朝著减少SRAM的漏电电流，并加强SRAM的省电能力方向迈进，以期提升SRAM的竞争力。 ■朝高速化低耗电发展 SRAM替代品纷纷出笼 这类存储器技术走向，目前是以相同的1T SRAM为技术基础最为热门。虽然其名称有个SRAM，不过却是界面采用SRAM，内部采用DRAM制程技术的混种技术，1T SRAM有效的利用DRAM单晶体单电容架构来研发出效能类似于SRAM的产品，由于成本较低，且芯片面积小，有利于大幅的扩充容量。 1T SRAM过去曾被大幅应用在任天堂的GAMECUBE中，绘图芯片与主存储器，利用其低耗电与高效能的特性，让该游戏主机的画面水平得以发挥到相当高的程度。而次世代主机Wii也将继续沿用1T SRAM的存储器架构，这对于主机成本的控管以及效能的平衡上，有相当大的帮助。 以目前来说，我们可以在市场上见到诸如PSRAM（Pseudo SRAM）、CellularRAM、LP-SDRAM（Low Power SDRAM）等诉求高速低耗电存储器，就以PSRAM来说，其目标市场就是针对低耗电手持式装置市场而来，对于手机研发厂商来说，藉助于PSRAM只需普通SRAM几分之一大小的晶粒，即可取得相等容量表现的特性，对于目前手机的小型化有莫大的帮助，因此大部分的手机研发厂商都已经向PSRAM靠拢。 目前PSRAM阵营包括了由柏士半导体（Cypress）、英飞凌（Infineon）、美光（Micron）、日本瑞萨科技（Renesas）合组的CellularRAM联盟；由恩益禧（NEC）、富士通、东芝等日系业者合组的CosmoRAM联盟主要也是针对行动装置应用的PSRAM架构阵营，不过由于其接脚及一些定义上与CellularRAM不兼容，所以一般较少见到其应用；以及韩国二大存储器厂三星及Hynix合组的PSRAM联盟。诸如华邦、力晶、南亚科及茂德等台湾存储器厂商，多集中在CellularRAM这个阵营，如力晶与瑞萨合作，南亚科、华邦与英飞凌合作，茂德则是与柏士半导体合作（在PSRAM方面）。目前也已经有容量高达256Mbit的PSRAM产品出现。 在MCP（多芯片封装）市场上（以智能型手持装置及多媒体播放装置居多）除了较早期的SRAM、目前热门的PSRAM以外，针对行动装置所发展的Low Power SDRAM，也以其低人一等的成本为诉求，在MCP市场中逐渐占有一席之地。 目前MCP的架构主要有两种，一种是采用NOR-PSRAM-NAND的高效率架构，而另一种则是NAND-LPSDRAM的平价方案，采用LPSDRAM的平价方式，虽然效能可能比SRAM或PSRAM的方案低一点，但是可以大幅提升装置的储存容量，且同时降低生产的成本。 不过，DRAM虽然理论上可藉由各种技术加强来达到相近于甚至超越SRAM性能的表现，但是如此一来，在价格方面势必也将与SRAM平起平坐，甚至超越，对于DRAM架构的加强版应用来说，其低廉价格，生产过程的简易（利用现有的DRAM制程即可），及在合理成本范围内可接受的效能表现。虽然短时间内DRAM尚无法完全取代SRAM的效能以及市场，但是以DRAM技术进展速度的神速，未来也不无取代SRAM的可能。 ■结合存储器与芯片 eDRAM往高阶应用迈进 将存储器内嵌至芯片中也是另一个相当普遍的应用方式。在SOC与SIP相关产品发展至今，嵌入式存储器早已经不是什么新鲜的玩意，嵌入式存储器早已经不是什么新鲜的玩意，对于芯片设计厂商来说，存储器的嵌入，除了考量到整个系统架构的简洁以外，也必须从效能以及成本来做考量。 传统嵌入式SRAM的应用已经相当悠久，其中以处理器在SRAM的嵌入更是具有指标性的意义，对于处理器来说，由于在存取指令时，必须与缓慢的主存储器做沟通，虽然处理器内部的暂存器速度很快，但是处理器的汇流排有其限制，局限于汇流排的宽度，势必无法与主存储器做及时的资料处理与交换，就拿Intel的处理器来说，由于其前端汇流排的效能非常贫弱，且存取限制非常多，因此Intel系列处理器往往都会配备大容量的二级快取存储器，并配合相对的指令或资料Prefetch机制，让这些二级快取作为处理器与主存储器之间的缓冲，以达成理想的整体效能。
而将SRAM改成DRAM，作为嵌入式应用，eDRAM能带给芯片怎样的好处？首先，DRAM所占用的晶体管数目少，因此相同的面积，eDRAM可以达到较高的容量。其次，由于存储器位于处理器内部，所以连接的bus宽度可以做的非常宽，在芯片阶段做大bus频宽有个好处，那就是不会有外部接线的困扰，如果要从外部透过具有巨大宽度的bus连接存储器，那么芯片对外的接脚数目会变的非常庞大（目前主流显示存储器GDDR3的接脚数目就高达1,000个以上），这不仅会导致芯片生产成本提高，连带的也会导致PCB面积的巨大化。 eDRAM理论上的优点有低耗电、高频宽、小面积的优势，不过其成本关键在于制程的精密度，拥有越先进制程的厂商用容易从eDRAM的生产中得到效益。由于eDRAM在生产过程中也会遇到传统芯片生产的困难，比如说电荷留滞时间、漏电流、以及DRAM储存细胞的大小，而DRAM本身也需要附加的逻辑电路，因此在与芯片本体作连接整合时，全体芯片的布局也会随之复杂化。eDRAM在初期设计的高代价，也使其被局限于特定领域的应用，比如说追求巨大销量的游乐器市场、高阶通讯装备。
存储器宽度与时脉是对等的，宽度越高，存储器所输出的频宽也越高，而记忆而存储器时脉拉高也会有同样的效果，不过两者通常只能取其一。就拿目前高阶显示卡来说，为了屈就于PCB有限的面积，再不增加布线复杂度的前提之下，就只能配备更时脉更高的存储器，不论是增加芯片接脚、布线复杂度，或者是采用高时脉存储器，都会大幅增加生产的成本。 eDRAM最著名的应用案例就是SONY PS2的GS绘图芯片，内嵌了bus宽度为2560bit的4MB eDRAM，而其分割式bus设计，1024bit作为写入，1024bit作为读取，512bit用来执行贴图材质读取，达成了总频宽48GB/s的地步。
而在XBOX360绘图芯片XEON上，也配备了10MB的eDRAM，不过严格来说，这10MB的存储器并不是标准的eDRAM，因为它是采用以电路连接绘图芯片核心以及独立的一个10MB存储器颗粒，而不是直接内建在绘图芯片内部，不过基本上仍然达到了256GB/s的惊人地步，一点也不输给直接内建在芯片内部的设计，而分离式的设计也可以有效提升芯片良率。 目前嵌入到芯片内部的存储器架构大多采用1T SRAM家族，其低耗电量与高效能表现，加上占用芯片面积小，成了其导入的最大优势。不过1T SRAM在控制电路上的复杂性相当高，因此在设计阶段的难度相当高。 标准eDRAM也有个相当大的问题，那就是因为它位于芯片内部，所以无法做的太大，做的太大，会导致芯片面积也跟著变大，除了会导致良率下降，随之而来的成本飞涨也会造成应用上的困扰，因此在设计阶段就必须顾虑到实做的困难点，以及在效能与成本之间的平衡考量。
■NOR快闪存储器？NAND快闪存储器？混合特性产品引领趋势 在苹果发表了采用大容量快闪存储器的MP3随身听后，一时之间快闪存储器洛阳纸贵，媒体与市场分析师纷纷指出未来储存媒体将由快闪存储器领军。不过实际上呢，快闪存储器发展至今，虽然容量越来越大，价格也越来越平易近人，但是距离全面普及的关键点仍有相当长的一段距离。 快闪存储器的两大架构—NOR以及NAND，在应用范围以及技术上的差异，已经被明显的区隔开来，由于双方面的着眼点不同，因此也都有其不同的应用方向。 在针对嵌入式平台的发展方面，就一般设计概念来说，NOR由于在小单位资料写入的效率较高，而且在资料保全方面的功能也较为完整，因此通常都用于程序码执行（XIP）或关键系统资料的储存与执行，而具有大量储存需求，而在资料保全层级需求较低的应用方面，就由便宜又大碗的NAND来执行，在大区块的写入动作中，NAND也能占有效能方面的优势。 而近来，采用SRAM/DRAM与快闪存储器的混合式设计，已经变成兼顾效能与储存需求的主流设计之一，由于手持式装置如果要在快闪存储器上直接执行程序码，会有速度不够快，及快闪存储器本身的写入寿命问题牵制，在实际操作方面，通常会将会资料或程序码从NOR/NAND快闪存储器中读取解压缩出来到SRAM/SDRAM区块中执行，以加速程序本身的执行效能表现。 NOR与NAND已经是相当成熟／老旧的技术，在应用方面的限制相当多，因此也有不少厂商亟思于将两者的优点结合，创造出统一的快闪存储器架构。在这方面的领域比较出名的有三星公司的OneNAND以及Spansion公司的OrNAND技术。 OneNAND是结合NAND架构、SRAM以及一个读取效率可达108Mbps高速汇流排，藉由这样的结合，除了在读取效能有著惊人的成长以外，内建了〝DataLight OneBoot〞嵌入式控制软件，即时监控NAND的读写区块，并可在出现损坏区块时，立即加以隐藏，避免因为程序存取到相关区域，而导致系统崩溃的状况产生。 而平常的读写工作进行时，也会由这个控制软件来加以最佳化，进而延长NAND储存区域的寿命。因此虽然OneNAND虽然仍具有NAND的基本物理特性，但是后天的补足，使其在资料安全性上可与NOR一较高下。 OneNAND也透过内建的SRAM来达到直接在OneNAND上执行程序码的功能，不过由于其内建的SRAM空间有限，因此XIP程序码的长度会受到限制，不过相较起传统NAND的完全无法执行，已经是相当大的进步。 OneNAND的目标应用相当多，除了在手机、MP3随身听以外，也将应用目标指向数码相机以及数码电视中。虽然OneNAND容量比NOR大，但小于传统NAND，由于设计较复杂，成本也会较高。 Spansion公司的OrNAND采用的也是类似的设计方式，采用了第二代的MirrorBit技术，单一个浮动栅极即可表示两个储存单元，在储存的效率上更高，虽然无法进行XIP，但是其4倍于传统NAND的效能表现，以及高安全性架构、低成本表现，厂商在选择解决方案时，绝对会将OrNAND摆到传统NAND的前面去，因此采用OrNAND的唯一顾虑就落在产能了，Spansion在与台积电积极合作之下，这方面的问题已经获得良好的解决。
|
评论