0.18 μm CMOS带隙基准电压源的设计

本文提出了一种基于0.18 μm标准CMOS工艺的高性能带隙基准电压源的设计方法，输出基准电压0.6 V，输入电压范围为1.5 V～3 V，温度系数仅为5 ppm/℃，功耗为80 ?滋W.
1 带隙基准技术基本原理
基准电压源已成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。基准电压源可广泛应用于高精度比较器、A/D和D/A转换器、随机动态存储器、闪存以及系统集成芯片中。带隙基准电压源受电源电压变化的影响很小，它具备了高稳定度、低温漂、低噪声的主要优点。

其中，VT具有正温度系数，VBE1具有负温度系数，则输出VRef的温度系数可以调整到接近零。
2 带隙基准源设计电路
为了得到较低的输出电压，在两个晶体管支路上分别并联一个电阻，根据此原理，设计电路图[3]如图2所示。

三个PMOS管为同样宽长的MOS管，均处于饱和工作状态，根据镜像原理有：

由式(7)可以看出，调节R2/R1与R2/R0的值，就可以得到零温度系数的电压输出值。虽然电阻本身也具有温度系数，但在此电路中，输出电压只与电阻之间的比值有关，所以电阻的温度系数对输出的影响很小。
3 运算放大器的设计
以上推理仅适用于运算放大器工作在理想状态的情况，图2电路的最主要部分就是运算放大器，运算效果的优劣决定着此基准电压源的效果。根据电路的需求，设计的运放有较高的放大倍数、较低的功耗、较低的噪声，所以选用普通的两级运放即可，电路图如图3所示。

图3中PM0和PM1作为镜像电流源，将偏置电流4 μA镜像给放大器使用，PM3与PM4作为运放的输入端，比使用NMOS差分对得到更大的输入范围，两级的级联运放需要加入相位补偿电路（图3电路中串联的电阻R和电容C支路[4]），仿真后的幅频响应如图4所示。