基于PLL技术的电源管理设计

　　在PLL系统中，较高的VCO推压意味着VCO电源噪声的增加倍数更大。为尽可能降低对VCO相位噪声的影响，需要低噪声电源。

　　参考文献3和参考文献4提供了不同低压差调节器（LDO）如何影响PLL相位噪声的示例。例如，文献中对ADP3334和ADP150 LDO为ADF4350供电时的性能进行了比较。ADP3334调节器的集成均方根噪声为27 μV（40多年来，从10 Hz至100 kHz）。该结果可与ADF4350评估板上使用的LDO ADP150的9 μV比较。图3中可以看出已测量PLL相位噪声频谱密度的差异。测量使用4.4 GHz VCO频率进行，其中VCO推压为最大值（表1），因此属于最差情况结果。ADP150调节器噪声足够低，因此对 VCO噪声的贡献可以忽略不计，使用两节（假定无噪声）AA电池重复测量可确认这一点。

图3.使用ADP3334和ADP150LDO对（AA电池）供电时ADF4350在4.4GHz下的相位噪声比较

　　图3强调了低噪声电源对于ADF4350的重要性，但对电源或 LDO的噪声该如何要求呢？

　　与VCO噪声类似，LDO的相位噪声贡献可以看成加性成分LDO（t）， 如图4所示。再次使用VCO超额相位表达式得到：

　　或者在频域中为：

　　其中vLDO（f）是LDO的电压噪声频谱密度。

　　1 Hz带宽内的单边带电源频谱密度SΦ（f）由下式得出：

　　以dB表示时，用于计算电源噪声引起的相位噪声贡献的公式如下：

　（1）

　　其中 L（LDO）是失调为f时，调节器对VCO相位噪声（以dBc/Hz表示）的噪声贡献； f; Kpushing是VCO推压系数，以Hz/V表示；vLDO（f）是给定频率偏移下的噪声频谱密度，以V/√Hz表示。

图4.小信号加性vco电源噪声模型

　　在自由模式VCO中，总噪声为 LLDO值加VCO噪声。以dB表示则为：

　　例如，试考虑推压系数为10 MHz/V、在100 kHz偏移下测得相位噪声为–116 dBc/Hz的VCO:要在100 kHz下不降低VCO噪声性能，所需的电源噪声频谱密度是多少？电源噪声和VCO噪声作为方和根添加，因此电源噪声应比VCO噪声至少低6 dB,以便将噪声贡献降至最低。所以LLDO应小于–122 dBc/Hz.使用公式1,

　　求解vLDO（f），

　　在100 kHz偏移下，vLDO（f） = 11.2 nV/√

　　给定偏移下的LDO噪声频谱密度通常可通过LDO数据手册的典型性能曲线读取。

　　当VCO连接在负反馈PLL内时，LDO噪声以类似于VCO噪声的方式通过PLL环路滤波器进行高通滤波。因此，上述公式仅适用于大于PLL环路带宽的频率偏移。在PLL环路带宽内，PLL可成功跟踪并滤 LDO噪声，从而降低其噪声贡献。

　　LDO滤波

　　要改善LDO噪声，通常有两种选择：使用具有更少噪声的LDO,或者对LDO输出进行后置滤波。当无滤波器的噪声要求超过经济型LDO的能力时，滤波选项可能是不错的选择。简单的LC π 滤波器通常足以将带外LDO噪声降低20 dB（图5）。

图5.用于衰减LDO噪声的LCπ滤波器

　　选择器件时需要非常小心。典型电感为微亨利范围内（使用铁氧体磁芯），因此需要考虑电感数据手册中指定的饱和电流（ISAT）， 作为电感下降10%时的直流电平。VCO消耗的电流应小于ISAT. 有效串联电阻（ESR） 也是一个问题，因为它会造成滤波器两端的IR压降。对于消耗300 mA直流电流的微波VCO,需要ESR小于0.33 ?的电感，以产生小于100 mV的IR压降。较低的非零ESR还可抑制滤波器响应并改善LDO稳定性。为此，选择具有极低寄生ESR的电容并添加专用串联电阻可能较为实际。上述方案可使用可下载的器件评估器如NI Multisim?在SPICE 中轻松实现仿真。 .