Σ-Δ ADC应用简介

作者：时间：2012-11-04来源：网络收藏

本应用笔记旨在帮助设计人员在高性能、多通道数据采集系统(DAS)设计中优化工业传感器与高性能ADC之间的连接电路。以电网监测系统为例，本文说明了使用MAX11040 Σ-Δ ADC的优势以及如何选择适当的架构和外围器件，优化系统性能。

本文引用地址：http://www.amcfsurvey.com/article/167398.htm

引言

许多高端工业应用中，高性能数据采集系统(DAS)与各种传感器之间需要提供适当的接口电路。如果信号接口要求提供多通道、高精度的幅度和相位信息，这些工业应用可以充分利用MAX11040等ADC的高动态范围、同时采样以及多通道优势。本文介绍了MAX11040的Σ-Δ架构，以及如何合理选择设计架构和外部元件，以获得最佳的系统性能。

高速、Σ-Δ架构的优势

图1所示为高端三相电力线监视/测量系统，这类工业应用需要以高达117dB的动态范围、64ksps采样速率精确地进行多通道同时采集数据。为了获得最高系统精度，必须正确处理来自传感器(例如，图1中的CT、PT变压器)的信号，以满足ADC输入量程的要求，从而保证DAS的性能指标满足不同国家相关标准的要求。

图1. 基于MAX11040的DAS在电网监控中的应用

从图1可以看到，采用两片MAX11040 ADC可以同时测量交流电的三相及零相的电压和电流。该ADC基于Σ-Δ架构，利用过采样/平均处理得到较高的分辨率。每个ADC通道利用其专有的电容开关Σ-Δ调制器进行模/数转换。该调制器将输入信号转换成低分辨率的数字信号，它的平均值代表输入信号的量化信息，时钟频率为24.576MHz时对应的采样率为3.072Msps。数据流被送入内部数字滤波器处理，消除高频噪声。处理完成后可以得到高达24位的分辨率。

MAX11040为4通道同时采样ADC，其输出数据是处理后的平均值，这些数值不能像逐次逼近(SAR) ADC的输出那样被看作是采样“瞬间”的数值¹,²。

MAX11040能够为设计人员提供SAR架构所不具备的诸多功能和特性，包括：1ksps采样率下高达117dB的动态范围;积分非线性和微分非线性(INL、DNL)也远远优于SAR ADC;独特的采样相位(采样点)调节能够从内部补偿外部电路(驱动器、变压器、输入滤波器等)引入的相位偏移。

另外，MAX11040集成一个数字低通滤波器，处理每个调制器产生的数据流，得到无噪声、高分辨率的数据输出。该低通滤波器具有复杂的频率响应函数，具体取决于可编程输出数据率。输入端的阻/容(RC)滤波器结合MAX11040的数字低通滤波器，大大降低了MAX11040输入信号通道抗混叠滤波器的设计难度，甚至可以完全省去抗混叠滤波器。表1列举了MAX11040的部分特性，关于MAX11040数字低通滤波器或表中列出的特性指标的详细信息，请参考器件数据资料。

表1. MAX11040 ADC的关键指标 PartChannelsInput range (VP-P)Resolution (Bits)Speed (ksps, max)SINAD (1ksps) (dB)Input impedance

MAX110404±2.22464117High, (130kΩ, approx)

电力线应用对ADC性能的要求

电力线监控应用中，CT (电流)互感器和PT (电压)互感器输出范围的典型值为：±10V或±5V峰峰值(VP-P)。而MAX11040的输入量程为±2.2VP-P，低于CT和PT互感器的典型输出。不过，可以利用一个简单的低成本方案将±5V或±10V互感器输出调整到MAX11040较低的输入量程以内，电路如图2所示。

连接到通道1的电路代表一个单端设计，这种配置下，变压器的一端接地，通过一个简单的电阻分压器和电容完成信号调理。

对于共模噪声(该噪声在ADC的两个输入端具有相同幅度)比较严重的应用场合，推荐采用图中通道4所示差分连接电路。利用MAX11040的真差分输入大大降低共模噪声的影响。

图2. MAX11040在电力线监控典型应用中的原理框图，图中给出了一个±10V或±5V输出的变压器接口。通道4接口电路采用差分设计，通道1采用单端设计。

PT和CT测量变压器相当于低阻互感器(等效阻抗RTR通常在10Ω至100Ω量级)。为方便计算，以下示例中假设：变压器相当于一个有效输出电阻RTR = 50Ω的电压源;为便于演示，变压器可以由一个50Ω输出阻抗的低失真函数发生器代替，如图3所示。MAX11040的输入阻抗与时钟速率、ADC输入电容有关。连接适当的旁路电容C3，设定XIN时钟频率 = 24.576MHz，则得到输入阻抗RIN等于130kΩ ±15%，误差取决于内部输入电容的波动。

R1、R2组成的电阻分压网络将±10V或±5V输入信号转换成ADC要求的±2.2V满量程范围(FSR)。为确保该电路工作正常，需要优化R1和R2电阻值，以及C1、C2和C3电容的选择，以满足±10V或±5V输入的要求。电阻R1和R2必须有足够高的阻抗，避免CT和PT变压器输出过载。同时，R2阻值还要足够小，以避免影响ADC的输入阻抗(R2 RIN)。

对于单端设计，图2中MAX11040通道1的输入电压VIN(f)，可以利用式1计算：