数字视频解码器SAA7110
关键词：SAA7110；视频解码；图像处理
视频解码器ＳＡＡ７１１０是Ｐｈｉｌｉｐｓ公司生产的可编程前端视频解码器。与ＳＡＡ７１１１相比，两者尽管有些管脚信号相似，但仍有较大的差别，需要在实际应用中给予足够的重视。国内做视频采集或图像采集的大多用ＳＡＡ７１１１，而提到较多的ＳＡＡ７１１０则未见多少资料对其进行详细论述。在产品生产上，只有个别国内公司（如北京嘉恒中自图像技术有限公司）使用该芯片。基于科研和实践需要，本文对ＳＡＡ７１１０的主要特点、结构功能、引脚应用等作一详尽论述。
１ 主要特点
ＳＡＡ７１１０的主要特点如下：
●具有６路模拟输入（４ＣＶＢＳ、３Ｙ／Ｃ或二者相结合）；
●带有３路模拟处理通道；
●内置３路抗混叠滤波器；
●可将２路通道模拟信号相加；
●内含２路８位ＣＭＯＳ视频Ａ／Ｄ转换器；
●对所选择的ＣＶＢＳ／Ｙ通道可编程为静态增益控制或自动增益控制；
●可进行白峰控制；
●可对ＰＡＬ Ｂ／Ｇ、ＮＴＳＣ Ｍ、ＳＥＣＡＭ制式进行亮度和色度处理；
●可全程ＨＵＥ控制；
●可自动进行５０／６０Ｈｚ场频检测以及标准ＰＡＬ和ＮＴＳＣ、强制ＳＥＣＡＭ之间的自动转换；
●对所有制式可实现行、场同步检测；
●对于ＰＡＬ制式可用ＵＶ信号延迟线来校正色度信号的相差；
●ＹＵＶ总线支持以下数据率：
―７８０ｆｈ＝１２．２７２７ＭＨｚ,６０Ｈｚ(ＮＴＳＣ)；
―９４４ｆｈ＝１４．７５ＭＨｚ,５０Ｈｚ(ＰＡＬ／ＳＥＣＡＭ)；
●数据输出格式有ＹＵＶ ４:１:１(８ｂｉｔ)和ＹＵＶ ４:２:２(８ｂｉｔ)两种；
●用户可编程进行亮度峰值孔径修正；
●所有制式可用同一频率电路晶振（２６．８ＭＨｚ）；
●具有实时状态信息输出（ＲＴＣＯ）；
图2
●输出引脚有一个用户可编程通用转换开关；
●在片可进行时钟产生电路（ＣＧＣ）和外部ＣＧＣ（ＳＡＡ７１９７）之间的转换；
●具有上电控制功能；
●带有可控制的Ｉ２Ｃ总线；
●与ＣＣＩＲ６０１标准兼容。
２ 结构原理及引脚功能
２．１ 结构原理
ＳＡＡ７１１０的功能框图如图１所示。下面对方框图中的主要部分进行功能说明。
（１）模拟输入处理
ＳＡＡ７１１０有６路模拟信号输入，２个模拟主通道有箝位电路、模拟放大器、抗混叠滤波器、视频ＣＭＯＳ Ａ／Ｄ转换器组成。另一路模拟通道也含有箝位电路、模拟放大器、抗混叠滤波器，且能被加到或在Ａ／Ｄ转换前直接转换到两个主通道上。
箝位控制电路控制着模拟输入信号的正确箝位。高频耦合电容器用于存储和过滤箝位电压。对于亮度或ＣＶＢＳ信号，通常的数字箝位标准是６４，而色度信号则是１２８。增益控制电路通过总线产生３路模拟放大器的静态增益标准，也可以通过内置的自动增益控制（ＡＧＣ）电路控制其中的一路。ＡＧＣ的作用是将ＣＶＢＳ或Ｙ信号放大到所需的信号幅值，以使之与ＡＤＣ输入电压范围相同。抗混叠滤波器要适合于时钟频率。垂直消隐控制电路用于产生总线可编程垂直消隐脉冲。在垂直消隐期间，增益和箝位控制无效。
（３）色度电路
８位数字色度信号经过输入接口后可通过色度带通滤波器来减少直流分量，然后送到正交解调器的乘法输入端。在来自局部振荡器ＤＴＯ１（离散时间振荡器）的２个副载波信号中，副载波信号的相位偏移为９０，频率则由当前所输入视频信号的色彩制式所决定。对于所有ＰＡＬ和ＮＴＳＣ信号，乘法器可作为正交解调器来使用；而对于ＳＥＣＡＭ信号，乘法器则作为降频混频器来使用。两个乘法输出信号转换为连续的ＵＶ数据流后，可用于２个低通滤波器级，然后再加到增益可控放大器。最后的一个多路复用低通滤波器将与前级一起用来设置所需的带宽。ＰＡＬ和ＮＴＳＣ原始信号流入梳状滤波器。ＳＥＣＡＭ原始信号则通过钟形滤波器（中心频率为０Ｈｚ）、相位解调器和微分器来馈送以获得频率解调的色差信号。将ＳＥＣＡＭ信号去加重后馈送到交叉转换中，可产生连续传输的色差信号。这些信号送到ＢＣＳ（亮度、对比度、饱和度）处理后，它们将最终到达输出格式级和输出接口。图２所示是色度电路的工作过程图。
（４）亮度电路
８位亮度信号（数字ＣＶＢＳ格式或亮度格式（Ｓ－ＶＨＳ、ＨＩ８））通过可变换的前置滤波器来馈送。高频分量的增强可以弥补损耗。色度陷波器（ｆｃ＝４．４３ ＭＨｚ或３．５８ＭＨｚ，中心频率可选）可消除大多数色彩载波信号，因此，Ｓ－Ｖｉｄｅｏ（Ｓ－ＶＨＳ，ＨＩ８）信号必须正常通过。亮度信号的高频分量能够在两个具有可选传输性质的带通滤波器中得到增强（通过Ｉ２Ｃ总线控制锐度增加）。并能在可选的核心电路中再一次增强信号，然后将该信号加入原始（未提升）信号中。增强的亮度信号通过可变延迟馈送到ＢＣＳ控制和输出接口。
（５）数字ＹＵＶ总线
通过１６ｂｉｔＹＵＶ总线可从输出接口将数字信息传送到场存储体、数字彩色空间转换器（ＳＡＡ７１９２ ＤＣＳＣ）或者视频增强模数处理器（ＳＡＡ７１６５ ＶＥＤＡ２）。这些输出可由ＦＥＩＮ来控制。ＹＵＶ数据率与ＬＬＣ２相等。输出信号Ｙ７～Ｙ０是数字亮度信号的ｂｉｔ位。输出信号ＵＶ７～ＵＶ０是多路复用色差信号（Ｂ～Ｙ）和（Ｒ～Ｙ）的ｂｉｔ位。格式表中的时间帧是传输一幅完整取样所需的时间。通过ＨＲＥＦ信号可控制该时间帧。通过将ＦＥＩＮ置低可获取快速使能。该信号同时可用来控制数字ＹＵＶ总线的快速切换。而ＦＥＩＮ引脚为高电平时，则会强制将Ｙ和ＵＶ输出变为高阻态。
（６）同步处理
当前置滤波后的亮度信号被送到同步级后。同步脉冲经过切分将送到相位检测器，在这里它们与细分的时钟频率相比较，并将其结果输出到环路滤波器，来储存所有的相差信息。可调节的输出信号ＨＣＬ和ＨＳＹ则由模拟前端的要求来产生。输出信号ＨＳ、ＶＳ、ＰＬＩＮ被锁至时间基准标记可确保其位于输入信号和ＨＲＥＦ信号之间，这是因为电路的更进一步改进可能会改变整个处理延迟，因而并不推荐将它用在对输入信号的定时要求绝对准确的场合。用环路滤波器驱动一个振荡器可产生行频率控制信号ＬＦＣＯ。
２．２ 引脚功能
图３所示是ＳＡＡ７１１０的引脚排列图。各主要引脚的功能如下：
ＳＰ：测试输入脚，(转换脚)正常操作时，该脚应当接地。
ＡＰ：测试输入脚，(动作脚)正常操作时，该脚亦应接地。
ＲＴＣＯ：实时控制输出。该脚用于配合ＨＰＬＬ、ＦＳＣ－ＰＬＬ的递增和ＰＡＬ或ＳＥＣＡＭ序列信息。
图4
ＳＤＡ：Ｉ２Ｃ总线串行数据输入／输出。
ＳＣＬ：Ｉ２Ｃ总线串行时钟输入。
ＶＤＤ，ＶＳＳ：分别为＋５Ｖ电源和接地端。
ＡＩＸＸ：模拟输入脚。
ＡＯＵＴ：模拟输出脚。
ＬＦＣＯ：行频控制输出脚；该模拟时钟信号可用于驱动外部ＣＧＣ；其频率是实际行频（７．３７５／６．１３６３６ＭＨｚ）的倍数。
ＬＬＣ：行锁定时钟输入／输出脚，当ＣＧＣＥ为１，该脚为输出；ＣＧＣＥ为０时，该脚为输入）。
ＬＬＣ２：行锁定时钟的２分频输入输出；ＦＬＬＣ２＝０．５ｆＬＬＣ。ＣＧＣＥ为１时，该脚为输出；ＣＧＣＥ为０时该脚为高阻态）。
ＣＲＥＦ：参考时钟输入／输出脚（ＣＧＣＥ＝１时输出；ＣＧＣＥ＝０时输入）。
ＲＥＳＥＴ:复位信号,低电平有效。
ＣＧＣＥ：ＣＧＣ使能输入脚，ＣＧＣＥ为１时，在片ＣＧＣ有效；ＣＧＣＥ为０时，使用外部ＣＧＣ模式，可使用ＳＡＡ７１９７。
ＨＣＬ：水平箝位输入／输出脉冲，可通过Ｉ２Ｃ总线ＰＵＬＩＯ位来编程：ＰＵＬＩＯ为１时输出；ＰＵＬＩＯ为０时输入。该信号可用于给模拟输入接口指示高电平箝位时间。通过对Ｉ２Ｃ 总线寄存器编程可控制高电平的开始和结束（只在输出模式）。
ＨＳＹ：水平同步输入／输出，可通过Ｉ２Ｃ总线的ＰＵＬＩＯ位来编程：ＰＵＬＩＯ为１时输出；ＰＵＬＩＯ为０时输入。该信号可送到模拟接口。通过对Ｉ２Ｃ总线寄存器进行编程可控制高电平的开始和结束（只在输出模式）。
ＨＳ：水平同步输出。其正斜率位置可编程控制。
ＰＬＩＮ（ＨＬ）：ＰＡＬ不输出标识脚，解调ＰＡＬ信号可发送换行信号 （ＰＬＩＮ＝０）或非换行信号（ＰＬＩＮ＝１），而在解调ＳＥＣＡＭ后，则可发ＤＲ行信号（ＰＬＩＮ＝０）或ＤＢ行信号（ＰＬＩＮ＝１）。通过使Ｉ２Ｃ总线的ＲＴＳＥ为０可选择ＰＬＩＮ功能（Ｈ－ＰＬＬ输出锁定；高电平表示内部ＰＬＬ已被锁定）；而通过使Ｉ２Ｃ总线的ＲＴＳＥ为１可选择ＨＬ功能。
ＯＤＤ（ＶＬ）：奇偶场输出标识，高电平表示奇场。通过置Ｉ２Ｃ总线的ＲＴＳＥ为０可选择ＯＤＤ功能（垂直输出锁定；高电平表示内部ＶＮＬ（垂直噪声限制器）处于锁定状态）；通过使Ｉ２Ｃ总线的ＲＴＳＥ为１可选ＶＬ功能。
ＶＳ：垂直同步输入／输出（可通过Ｉ２Ｃ总线的ＯＥＨＶ位来编程实现：ＯＥＨＶ为１时输出；ＯＥＨＶ为０时输入）。该信号可用于表示与ＹＵＶ输出垂直同步。ＶＮＬ时，其高电平周期接近６行。正斜率包括偏转控制器（如ＴＤＡ９１５０）的相位信息。在输入模式，该信号用来同步垂直增益和箝位消隐，高电平有效。
ＨＲＥＦ：水平参考输出，该信号表示数字ＹＵＶ总线上有数据。正斜率表示新的一行扫描线的开始。ＨＲＥＦ的高电平是７６８个Ｙ取样点还是６４０个Ｙ取样点取决于场频（５０／６０Ｈｚ）。此外，ＨＲＥＦ还可用来同步数据多路复用器或分解器。在垂直消隐信号期间，ＨＲＥＦ也存在。
Ｙ７～Ｙ０：８位亮度（Ｙ）数字输出。通过置Ｉ２Ｃ总线的ＳＱＰＢ为１可选数字ＹＵＶ总线的一部分（数据率ＬＬＣ／２），或者Ａ／Ｄ２（３）输出（数据率ＬＬＣ／２）。
ＵＶ７～ＵＶ０：８位数字ＵＶ（色差）输出，用于输出ＣＶＢＳ信号或色度信号解调后ＵＶ分量的多路复用色差信号，格式和多路复用模式可通过Ｉ２Ｃ总线进行选择控制。通过置Ｉ２Ｃ总线的ＳＱＰＢ为１可选择这些信号作为数字ＹＵＶ总线的一部分（数据率ＬＬＣ／２），或者Ａ／Ｄ２（３）输出（数据率ＬＬＣ／２）。
ＦＥＩＮ（ＭＵＸＣ）：快速输入使能信号（低有效），可用来控制数字ＹＵＶ总线的快速切换。输入高电平可使片子的Ｙ和ＵＶ输出变为高阻。使用本功能需要将总线的ＭＳ２４、ＭＳ３４、ＭＵＹＣ置低（分别为多路复用分量输入；快速切换锁定Ｙ／Ｃ信号和锁定ＣＶＢＳ信号的模拟多路复用器的控制信号）。如果ＭＳ２４、ＭＳ３４、ＭＵＹＣ其中之一为高电平，则ＦＥＩＮ将自动置低（数字ＹＵＶ总线有效）。
ＧＰＳＷ（ＶＢＬＫ）：通用开关输出，该信号可通过Ｉ２Ｃ总线的０ＤＨ的ｂｉｔ １来编程实现。通过置Ｉ２Ｃ总线的ＶＢＬＫＡ为０可选择ＧＰＳＷ功能（垂直消隐测试输出）。
ＸＴＡＬ０：晶振输出（到２６．８ＭＨｚ晶振）；使用ＴＴＬ时钟时可不用。
ＸＴＡＬ１：晶振输入（２６．８ＭＨｚ晶振）或连接与ＴＴＬ方波时钟信号兼容的外部时钟。
３ 应用
３．１ 典型应用
图４是ＳＡＡ７１１０的典型应用连接电路。只要在该电路中ＳＡＡ７１１０的输入端输入一个视频信号，就可在输出端得到不同格式的数字信号。该电路在视频处理的模数转换中具有重要应用。
３．２ ＰＣＩ总线高速视频图像采集卡
ＰＣＩ总线是一种高性能局部总线，它支持３２位／６４位数据传送和线性突发方式，传输速率可达１３３Ｍｂｐｓ，同时支持即插即用，非常适合图像采集卡的设计需要。此外，利用Ｐｈｉｌｉｐｓ公司生产的ＳＡＡ７１４６桌面多媒体应用芯片所提供的ＰＣＩ总线端口，还可支持ＰＣ视频应用（参见有关资料）。图５为基于ＰＣＩ总线的高速视频图像采集系统的原理框图。ＳＡＡ７１１０、ＳＡＡ７１４６是该图像采集卡的主干部分，可通过ＰＣＩ局部总线来实现与ＰＣ机的高速数据传输。这里，ＳＡＡ７１１０主要完成对模拟视频信号的采样、量化和解码处理。
本采集卡硬件设计中所用到的ＳＡＡ７１４６的主要引脚有ＶＳ－Ａ、ＶＳ－Ｂ、ＨＳ－Ａ、ＨＳ－Ｂ、ＰＸＱ－Ａ、ＰＸＱ－Ｂ、ＬＬＣ－Ａ、ＬＬＣ－Ｂ、ＧＰＩＯ３∽０等。同时在ＰＣＢ布线中，ＳＡＡ７１４６应尽可能接近ＰＣＩ插口，以保证正常工作。软件驱动程序设计中主要涉及的问题是：利用ＰＣＩ ＢＩＯＳ来获取采集卡的ＰＣＩ配置参数、申请ＲＰＳ物理空间和图像物理空间、ＳＡＡ７１４６和ＳＡＡ７１１０初始化的寄存器赋值、写ＳＡＡ７１４６采集图像ＲＰＳ程序中断服务程序、驱动程序与应用程序的接口等。笔者已在ＷＩＮ９８下采用ＤＤＫ开发驱动程序来采集图像，实际使用证明：所采集到的图像具有较高的分辨率，图像十分清晰，可满足实际需要。
评论