高可靠性微控制器设计研究

　摘要：本文目标是根据航天电子设计的需要，提出一种高可靠性微处理器设计的设计方案。在分析了单粒子效应的和总结了高可靠性设计技术的基础上，对 oregano systems公司提供的 mc8051IP软核进行了修改。修改后的 IP核满足设计要求，运行稳定，最终实验结果说明：设计方案合理，实现简单，具备实用价值。

　　引言

　　随着我国航天事业的发展，高密度集成电路器件在航天器的研制中被大量使用，然而随着器件集成度的提高和工作电压的降低，空间辐射环境对电子系统的影响越来越多。空间辐射环境对电子系统的损害最主要的是单粒子效应(Single Event Effect) ，它们会使器件失效或者工作状态发生改变，影响电子设备的可靠运行 5。基于笔者所在单位承担的大量航天工程任务中关键部位均使用了 8051微控制器，本文根据航天电子设计的要求对一款8051IP软核进行了修改，以适应航天设备的需要。

　　1 mc8051IP核介绍

　　IP（Intellectual Property)原意指知识产权，在 IC设计领域则是指预先设计实现某种功能的模块。IP核(IP模块)则是指完成某种功能的虚拟电路模块，也称之为虚拟部件。

　　根据 IP的提供方式通常把 IP核分为硬 IP(硬核 Hard Core)、软 IP(软核 Soft Core)和固 IP(固核 Firm Core )。

　　硬核是针对某个特定工艺的一套物理版图，电路布局布线和工艺是确定的，已经过样品电路的验证。硬核的优点是它的高速度和安全性，但由于依赖特定的工艺，所以缺少灵活性。

　　软核是用硬件描述语言(Verilog HDL或 VHDL)的形式描述功能块的行为，但是并不涉及用什么电路和电路元件实现这些行为。软核具有的特点是可以根据用户需要灵活的进行修改定制。

　　固核是一种介于软核和硬核之间的 IP核，通常以 RTL代码和对应具体工程网表的混合形式提供。固核是完成了综合的功能块，有较大的设计深度，通常以网表的形式提交客户。

　　mc8051IPcore是 Oreganosystems公司提供的一个应用广泛的开源 8051IP软核。

　　它由算术运算单元，定时器 /计数器，串口，内部 ram，外部 ram及 rom组成。mc8051_alu为运算单元，由加法器，乘法器，除法器等基本运算单元组成。mc8051_control为 mc8051的控制通路。包括有特殊寄存器，译码单元，多路选择器，中断及指令状态机等基本功能。2抗单粒子可靠性设计技术

　　可靠性设计的基本原理是冗余，包括信息冗余，时间冗余等。目前抗单粒子效应的设计技术中应用最广的技术有三模冗余(Triple Modular Redundance ，TMR),检错纠错（Error Detection And Correction ,EDAC） 1基于软件的控制流检测

　　2。本文主要采用前2种可靠性设计方法。

　　2.1 三模冗余（TMR）介绍

　　三模冗余是指将目标部件复制相成同的三个目标部件来实现一个目标部件的功能，三个目标部件最终将通过一个判决器来判断目标部件的正确状态。它利用的是相同一组部件同时出现错误概率较小的原理来实现可靠性的提高。

　　TMR可用于各种IP设计的各阶段，既可以在系统级进行冗余，也可以是局部冗余。