GPS和Galileo接收机的芯片技术与系统设计

从接收机的结构来看，随着VLSI(超大规模集成电路)和DSP(数字信号处理)技术的发展，单通道序贯式、时分多路复用式接收机早已为采用了DSP模块的并行多通道接收机所代替，所能达到的通道数和等效相关器数不断增加，集成度更高的内嵌MPU／MCU的GPS基带处理器芯片成为主流，将射频和数字处理集成在一起的单芯片接收机产品也已经问世。卫星定位信号接收机的硬件系统主要由天线单元、射频模块、基带处理模块和电源模块组成。其结构图如图1所示。

2 GPS和Galileo接收机解决方案

GPS和Galileo接收机的专用芯片组，均包括射频和基带信号处理芯片，构成了GPS接收机的核心和关键部件。目前，单芯片、低功耗的CPS芯片以及GPS和Galileo的射频双模芯片均已问世，而且高速、小面积、低功耗等要求也是将来的设计趋势。目前国际上具有代表性的生产GPS接收机专用芯片公司有：SiRF，ATMEL，Nemerix，u-Nav，STMicroelectronics，Sony，GlobalLocate等。有些厂商提供完整的硬件解决方案，有些厂商提供包括配套软件在内的完整的GPS接收机或系统解决方案，有些厂商只提供单独的射频或基带处理芯片。还有一些厂商提供单芯片的GPS接收机解决方案。

目前，在进行构建一个GPS接收机时有3种方案可供选择，包括：三片式、两片式、单片式结构设计方案。目前，主流的设计方案仍然是两片式结构，即射频+基带处理器，单片式结构是发展的必然趋势和研究的热点。

2.1 三片式结构的接收机设计

采用三片式结构的接收机设计，主要由LNA低噪声放大器、射频前端下变频器、基带处理器构成。具有代表性的设计为ATMEL公司的解决方案：低噪声放大器A-TR0610，射频下变频器ATR0601，基带处理器ATR0625。

该方案设计采用了ANTARIS 4平台ATR0625基带处理器，在只读存储器(ROM)中内置配备SuperSense全球定位系统弱信号跟踪软件的基带处理器。ATR0625与以4 mm4 mm方形扁平无引线封装且高度整合的低功耗ATR0601共同实现无缝运行。得到了WAAS／EGNOS的全面支持，并整合了低达4 s的首次定位时间(TTFF)和先进的辅助全球定位系统(A-GPS)。

其他的LNA还有Maxim的MAX2641／2654／2655，umPC8211TK等。这种方案设计GPS接收机硬件电路复杂、尤其是前端射频电路的PCB设计和调试比较困难。目前，很少采用这种方案来设计。

2.2 两片式结构的接收机设计

采用两片式结构的接收机设计，主要由射频前端、基带处理器构成。目前，大多数的厂商GPS芯片组都支持该设计方案。而且，也是主流的设计方案。具有代表性的设计，如表1所示。

2.3 单片式接收机设计

伴随着集成电路的迅速发展以及用户的要求，目前，GPS接收机正朝着小面积、低功耗的方向发展，很多GPS芯片厂商也推出了单片式的GPS接收机设计解决方案，具有代表性的如表2所示。

3 辅助GPS接收机(A-GPS)设计

A-GPS是GPS系统借助于无线通信网络(比如GSM，UMTS，CDMA等)对移动站进行定位的技术，它通过A-GPS终端和移动通信网络提供的GPS辅助定位信息共同获取移动用户的位置信息。

A-GPS芯片的供应商有20多家，主要都来自美国和西欧。在基于CDMA网络的A-GPS芯片市场上，美国高通公司的gpsOne技术占主导地位；在基于GSM网络的芯片市场上SiRF，NemeriX和G1obal Locate等多个厂商处于领先地位。具有代表性的如表3所示。

4 部分GPS厂商芯片组比较

随着卫星导航产业的快速发展，生产GPS接收机芯片的厂商也越来越多，但各个厂商的芯片组都具有自己的特点和独特的优势，总结如下：

1) 美国SiRF Technologies公司的SiRF芯片组。这是世界上最大的GPS芯片厂家。积累多年经验，已开发出三代GPS芯片产品。其中，最新的第三代产品SiRFs-tarIII在小型化、降低功耗和便携性方面有了长足的进步，特别足在接收敏感度方面最好，达到-159 dBm。

2) 瑞士Nemerix公司的芯片组。特点是特别省电，价格低廉。其功耗低至10 mW，厂家自称“全球最低功耗的GPS芯片组”，同时其低噪放大器噪声也只有1.6 dB，号称“超低噪声GPS接收器”。

3) 美国RF Micro Devices公司的RF8900芯片组。特点是高度集成，把蓝牙通信和GPS接收功能集成到一个芯片组里面。这个集成的芯片组，有利于接收器厂家制造功能强而体积小巧的蓝牙接收器。

5 Nemerix公司两片式接收机完整设计

如图2所示，NJ1006A是一个高集成度的单片GPS接收机射频前端IC，可满足价格敏感的便携式产品和汽车应用。NJ1006A集成了LNA和本机振荡器的谐振回路，减少了外部元器件数量和PCB的面积，采用双超外差结构接收GPS L1频带信号。片上的LNA允许连接无源的或者有源的天线到NJ1006A，具有灵活结构的PLL和晶体振荡器，基准频率16.368 MHz。天线检测器和开关支持系统在汽车等需要有源天线的应用。天线检测器也可以检测有源天线开路或者短路，限制所提供的电流，保护天线和接收机。

射频模块NJ1006A适合与很多基带处理器进行接口，但考虑到整个系统的功耗和芯片的一致性，在设计中，选用Nemerix公司NJ1030A处理器与之进行接口，它还支持WAAS／EGNOS，3GPPTS44.035-TIA-IS801。NJ1030A芯片上组合了NP1016 GPS相关器内核、32 bit RISC的CPU内核、片上存储器、外围设备接口等功能模块。本方案功耗仅为25 mW。若把基带处理器更换为NJ2020，则可构成A-GPS接收机。

使用集成组件构建卫星信号接收端简捷、明了，但射频电路在PCB制板时，布局、布线不合理，往往会因噪声干扰严重引起卫星定位授时同步数据或信号的波动，造成过大偏差。因此在进行射频电路PCB设计时必须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。

6 软件接收机设计方案

为了便于研究开发新一代卫星定位接收机，开发和验证GPS信号处理的算法，将传统接收机中用数字器件实现的信号处理功能改用软件来实现的软件接收机得到了广泛关注，这种设计给信号处理算法的使用带来了极大的灵活性。软件GPS接收机设计大致有两种方案：一种是基于通用可编程处理器的接收机设计；另一种就是基于PC机的软件GPS接收机设计。

6.1 基于通用可编程处理器的软件接收机设计

主要由射频前端模块，FPGA，DSP／ARM等处理芯片构成。硬件框图如图3所示。

射频芯片用来接收射频信号，完成信号的采集和2 bit数字信号的输出。在FPGA内部设计相关器电路完成对速度要求较高的处理，用DSP或ARM处理器来完成对速度要求不高的运算处理功能。这种设计在Galileo接收机的设计上也得到了应用。而且，目前随着集成电路工艺的发展，整个芯片都在朝着高速、小面积、低功耗的方向来发展。一个采用SoC技术的单片式GPS接收机，尺寸为23 mm2，0.18μm CMOS，功耗为28 mW。另外，目前在一个芯片上集成多种应用的GPS接收机也是一种趋势，如集成了CDMA通信、蓝牙、MP3、数码相机、DVB-H接收、FM广播接收等功能的芯片设计。采用这种方法的特点是：灵活，在不改变硬件的基础上，可以重新配置和升级软件，嵌入自己的优化算法。这也是GPS接收机国产化的必由之路。

6.2 基于PC机的软件GPS软件接收机设计

接收机主要由GPS天线、信号变换／数字采样单元和PC机构成，硬件结构如图4所示。

在这种设计中，经射频采样的数字中频数据，通过总线送给PC机，它们之间常用USB，PCI等接口与PC机相连。PC机执行所有的GPS接收机内部核心软件，包括基带软件、导航解算软件、NMEA0183数据生成软件等。典型设计有MAX2741+LifeVibes Spot V2软件的GPS接收机设计生产时需付给Philips软件使用版权费，按片收取。不过，在掌握了相关器以及基带处理算法之后，可以自行设计PC机软件。这种软件接收机的特点是：灵活易更新，无附加硬件成本，但存在实时性问题。

7 小结

随着微电子技术和超大规模集成电路的发展，GPS芯片组研究以及接收机设计的热点将包括：单芯片接收机设计，能够兼容各种星基导航系统的接收机，高灵敏度室内定位，与移动通信和手持设备的集成、抗干扰、完好性、高动态、低功耗、小尺寸、低成本以及多种应用等。伴随着GPS接收机芯片组技术和各种星基导航系统的发展，GPS接收机的功能将更强大，性能更完善，为人们提供更为广泛的应用。