新闻中心

EEPW首页 > 手机与无线通信 > 设计应用 > 低噪声、集成的VCO/PLL RF合成器满足了无线基础设施的需求(图)

低噪声、集成的VCO/PLL RF合成器满足了无线基础设施的需求(图)

作者:时间:2007-12-12来源:网络收藏

通信应用中的
通信系统设计中,为混频器与调制解调器生成本地振荡器(LO)时钟的是决定系统性能高低的关键组件。其会直接降低系统性能裕量,进而影响接收机的灵敏度、发送器的误差矢量幅度(EVM)以及信号频谱属性。采用外差(双转换)分接收机与直接转换发送器的收发器是一种常见的应用配置(见图1)。

本文引用地址:http://www.amcfsurvey.com/article/158357.htm

图1 无线基站收发器

影响系统性能的参数
为了阐明合成器对系统性能的影响,可先来看看接收机的实施方案。底层标准(如适用于GSM的3GPP标准)规定了接收机的灵敏度以及有关干扰信号所需的容差。干扰信号通常是移动手持终端或基站采用其他频率转发的,其功率可能要比接收机需要接收的信号高很多。在降频转换混频器中,其所需信号将与LO信号混合,以生成有用的中频(IF)信号。这时,干扰信号也可能会与LO的相位和寄生信号混合在一起,从而造成对信号频率的干扰,进而有效降低信噪比。通过查看标准的合成器实施方案,就可以了解上述失真的因果关系。


在如图2所示的整数N锁相环(PLL)合成器实施方案中,对低参考输入频率fref与高频VCO的输出频率fVCO作了比较,该工作可在相频检测器(PFD)中进行。为匹配相关频率,可将输入频率及VCO频率分别除以R和N,这样就能在PFD中获得比较频率fPFD。PFD将对输入频率除以R和VCO频率除以N所得出的值进行比较,并生成控制信号,以增加或减少VCO频率,直至PFD电路的两个输入频率相等为止。这时,PLL就被锁定了。

图2 具有整数N PLL和外部VCO的合合器

合成器相位
在理想情况下,LO合成器只生成一个离散频率。但实际情况并非如此,合成器输出频谱还会受到宽带(即相位噪声)的影响。


对合成器输出频谱产生影响的噪声源有如下几种:VCO本身产生的相位噪声、PLL分频器产生的噪声以及环路滤波器组件产生的噪声等。由于PLL电路系统具有过滤特性,尤其是受滤波器环路中的(低通)环路滤波器的影响,带宽噪声将来自PLL,而环路带宽外部噪声则主要来自VCO相位噪声。


接收机的降频转换混合器LO处的相位噪声会使潜在的干扰信号与宽带相位噪声混合,从而在混频器输出端对信号频率产生干扰。由于干扰信号的功率可能远远高于有用信号功率,因此,IF降频转换以后可能会屏蔽有用信号。

合成器寄生信号
如果PLL锁定,PFD在理论上不会输出任何控制信号以改变VCO频率。但实际上,它会生成许多频率与fPFD相同且波长较短的交流脉冲信号,平均起来应该能使VCO保持恒定的输出频率。如果交流脉冲不是完全匹配的,则会在合成器输出端产生离散寄生信号,并与中心频率发生偏移,其偏移量为fPFD的数倍。带整数N PLL的fPFD通常需要对应系统的通道频率间隔(如就GSM而言为200kHz),这会使寄生信号与有用信号发生混频。同时,还有可能产生干扰信号。寄生信号与干扰信号在接收机中混合,这又会在IF降频转换后对信号产生干扰。就发送器而言,所需信号与寄生信号相混合,就会对其他频率产生干扰,也就不能输出频谱调制掩膜(modulation mask)的要求。

系统要求
如前所述,相位噪声及寄生信号与有用信号或干扰信号混频后,都会对信号通道造成干扰,从而显著降低信噪比,并最终影响到接收机的灵敏度。为了确保GSM系统正确运行,必须3GPP标准制定的如下相关要求:
● 接收机参考灵敏度


● 阻塞特性


● 干扰信号比(载波与干扰信号之比)与互调


基于上述标准要求,就能给接收合成器制定相关规范了。对相位噪声而言,假定所需信号电平为-101dBm,载波干扰信号比为9dB,从而得出下面的要求。
宽带噪声要求结合了200kHz通道频率间隔(通道带宽)情况下相位噪声与寄生信号的影响,因为二者对接收机灵敏度的影响很类似。而对发送器来说,情况则有所不同,要明确宽带噪声及调制掩膜造成的影响,以避免发送通道干扰其他基站相邻通道的工作。

传统实施方法与解决方案
GSM系统的相位噪声与寄生信号要求一直都是一个难题,必须认真优化构成合成器的VCO、PLL及环路滤波器。独立VCO的实施方案通常是通过激光微调来提高频率精确度,并配合高性能整数N PLL(如TI的T3750),这样就能设计出符合严格标准要求的合成器。


为了缩减板级空间,节约成本并降低设计复杂性,集成合成器在相当长的一段时间内被人们广泛采用。目前,它已几乎成了手持终端实施方案的标准要求。不过,无线设备的要求非常严格,而GSM的技术标准要求更具挑战性。因此,长期以来还难以在基站中实施上述技术理念。最近,集成器件性能不断提高,这使得在应用中采用集成器件成为可能。N T3761是该新型高性能集成产品系列的首款产品,是一款与片上VCO全面集成的整数N PLL(见图3)。此外,其内置的输出分频器还能在1/2及1/4的VCO频率下工作,从而扩大了工作范围。环路滤波器是少数几个需要组合成一个完整合成器的外部组件之一,其在优化整体合成器性能方面实现了更大的灵活性。

图3 集成VCO/PLL合成器的功能结构图


如前所述,相位噪声及寄生信号是关键的性能参数。为了检验器件性能,我们应认真分析相位噪声图,其中包括当fVCO设为1800MHz时合成器的寄生信号图。此时,环路滤波器的频率为15kHz,器件参考输入频率为10MHz时,该器件的PFD工作频率将为200kHz。



评论


相关推荐

技术专区

关闭