飞思卡尔推出QorIQ通信平台首款八核微处理器行业最高标准

作者：时间：2009-01-16来源：网络收藏

飞思卡尔半导体推出 QorIQ P4080多核处理器，一个旨在为嵌入式多核空间中的性能、功效和编程性设定新标准的非常先进的八核通信处理器。
P4080多核处理器是飞思卡尔新QorIQ平台的标志性成员，基于45 nm处理技术。它集成了增强的PowerArchitecture内核、三级缓存分层、创新CoreNet片上结构和数据路径加速，可在最大30W的功率电路内提供卓著性能。
QorIQ P4080能够并行处理控制平面、数据平面和应用层的处理任务，它非常适合于联网、电信、工业、军事和航天领域的一些应用，如交换机、企业和服务提供商路由器、接入和媒体网关、基站控制器、无线网络控制器(RNC)和通用嵌入式计算系统。

实现卓越性能的架构要点
P4080 SoC内置8个增强型Power Architecturee500mc内核，目标直指1．5 GHz的最高频率。每个内核都有其自己的专用128 KB L2后端缓存，并能够接入2 MB共享前端L3缓存。完全的处理器独立性(包括启动和重置各单个e500mc内核的能力)是该器件最显著的特征。内核可以作为8个对称多处理(SMP)内核或8个完全不对称多处理(AMP)内核，也可以SMP和AMP组的组合且以不同程度的独立性进行运行。此外，内核还能够运行不同操作系统(0S)或者在无0S情况下运行，为用户提供了在控制、数据路径和应用处理间进行分区的极大灵活性。
整体性能通过数据路径加速架构(DPAA)得以增强，而DPAA同时又提供高联网性能，降低了软件复杂性。该加速架构与内核一起，管理分组路由、安全、服务质量和深度分组检测，让内核把注意力集中到增值服务和应用处理上来。由于消除了其他多核方法中常见的一些与共享总线／共享存储器架构有关的总线争夺、瓶颈和延迟问题，CoreNet结构因此也提高了性能。
QorIQ P4080内置各种令人印象深刻的高速I／0技术，包括2个10 Gbps以太网(XAUI)控制器、8个1 Gbps以太网(SGMII)控制器、3个运行在最高5 GHz频率上的PCI Express v2．O控制器／端口、2个运行在最高3．125GHz频率上的串行RapidIO 1．2控制器／端口。

本文引用地址：http://www.amcfsurvey.com/article/158205.htm

面向下一代通信的QorIQ多核平台
飞思卡尔半导体全新的通信平台QorIQ，旨在实现下一代联网，把嵌入式多核的应用提高到一个新水平。新QorIQ平台是飞思卡尔PowerQUICC处理器的下一代产品，可以让开发人员自信地移植到多核。
多核是一项异常复杂的技术，对功率、成本和性能要求都受到严格限制的嵌入式领域来说尤其如此。实现多核需要的不仅仅是先进的硅，还要求深入、系统地了解内核、操作系统和软件是如何在一起工作的。现在有了QorIQ，嵌入式行业就有了第二代嵌入式多核，以及一个来自飞思卡尔的可靠合作伙伴的连贯的多核移植解决方案。
QorIQ平台有单核、双核和多核处理器，它们全部基于飞思卡尔的e500 Power Architecture技术。平台从P1和P2开始，它们由5个封装、引脚和软件兼容的处理器组成，以简化从单核到双核处理的过渡。P3和P4平台使开发人员能够迁移到“多核”领域，满足更高级的处理需求。P5平台是嵌入式功率预算范围内性能最高的飞思卡尔解决方案。所有这些QorIQ平台都配有广泛的编程支持，以帮助开发人员最大限度地利用他们的多核实施。

出色的性能和可编程能力
飞思卡尔的QorIQ平台统一使用高性能e500 PowerArchitecture内核，这些内核的频率范围从400MHz到1．5 GH不等。QorIQ系列的高端产品还具有进一步提升性能的突破性嵌入式处理创新，包括每个内核的专属后端缓存、数据路径加速架构(DPAA)和CoreNet相干性构造。
QorIQ平台最低为45nm量级，并提供了一个32 nm(及以上)路线图。与其他嵌入式多核架构相比，基于QorIQ技术的产品功耗要低得多。45nm节点上提供的QorIQ产品包括的解决方案，其范围从4W上高度集成的产品到30W以下的“多核”器件。QorIQ P3和P4平台允许系统开发人员严格管理器件频率和电压。