新闻中心

EEPW首页 > 手机与无线通信 > 设计应用 > 基于FPGA视频采集中的I2C总线设计与实现

基于FPGA视频采集中的I2C总线设计与实现

作者:时间:2010-06-03来源:网络收藏
随着科学技术的发展和现代战争条件的变化,传统图像信号提供的单一服务已远远不能满足现代战争的需要。图像信号由于包含有极其丰富的信息,具有通信效率高、便于记录、形象逼真、临场感强等特点,所传送的信息量远远超过其他通信手段,所以得到越来越多的重视。在JPEG2000系统下,采集系统是采集功能的(现场可编程门阵列)前端系统,是图像处理、应用的前项通道。作为视频采集系统的重要组成部分(Inter Integrated Circuit),早在20世纪80年代由荷兰Philips公司研制开发成功。它是一种简单、双向二线制同步串行硬件接口。

l 的特点和协议
总线协议作为一个串行总线标准,尽管没有并行总线的数据吞吐能力,但是它的特点和协议使其有着广泛的应用。其特点和协议主要有:
只需两条总线即串行时钟线(SCL)和串行数据线(SDA),使得IC引脚数目降低;且连接到总线的器件都是惟一地址、从节点关系软件设定地址,主节点可以发送或者接收数据。是真正的多主总线,当两个或更多主节点同时初始化数据传输时,可以通过冲突检测和仲裁防止数据被破坏。串行的8位双向数据传输速率在标准模式下可达100 Kb/s,快速模式下达400 Kb/s,高速模式下达3.4 Mb/s,连接到相同总线的IC数量只受到总线的最大电容(400 pF)限制。片上的滤波器可以滤去总线数据线上的毛刺波,保证数据完整。
一般在总线不忙的情况下,数据传送才能开始,在数据传送期间,无论何时时钟线为高,数据线必须保持稳定,而且数据线和时钟都必须保持为高电平。当时钟线为高时,数据线的变化将认为是传送的开始或停止,在这里,数据线由高到低的变化决定开始条件。而且数据线由低到高的变化决定停止条件。在满足开始条件后,串行时钟线(SCL)为低电平期间,串行数据线(SDA)允许发生变化,但每位数据需一个时钟脉冲,当串行时钟线(SCL)为高电平时,串行数据线(SDA)必须稳定,不能发生任何变化。主控器在应答时钟脉冲高电平期间释放串行数据线(SDA)线高,转由接收器控制。受控器在应答时钟脉冲高电平期间必须拉低串行数据线(SDA)线,使稳定的低电平作为有效应答。

2 系统结构
现有一些可编程视频输入处理芯片,如:SAA7111,它的配置是通过I2C总线的,这种总线接口协议解决了数字控制电路时所遇到的许多接口问题,大大降低了视频输入处理部分的难度。因此,它被广泛应用于视频桌面系统、图像多媒体、数字电视、图像处理、视频电话和音频等领域。SAA7111芯片作为视频的输入处理部分,用来模拟输入视频信号的数字化。系统上电时,首先从外部配置芯片中读取配置数据,进入工作模式状态。随后I2C配置模块完成对SAA7111的初始化。初始化结束后,等待采集图像的命令,FPGA收到采集命令后,视频信号将进入视频解码器SAA7111进行A/D转换,以将模拟信息变成标准的YUV数字图像信息。系统功能框图如图1所示。

本文引用地址:http://www.amcfsurvey.com/article/157385.htm



3 I2C总线的方法
在对I2C总线设计中,通过SAA7111上的I2C接口对其工作方式寄存器进行设置实现其功能。SAA7111是一款功能强大的模拟前端和数字视频译码器,常应用在嵌入式视频应用的高度集成的电路中。内部包含两路模拟处理通道,能实现视频源的选择、抗混叠滤波、A/D转换、自动嵌位、自动增益控制、时钟产生、多制式解码以及亮度、对比度和饱和度的控制,从而将PAL,NTSC等不同制式的模拟复合视频数据解码成亮度、色度和相关同步的数字信号。SAA7111内有32个寄存器(SLLbaddress00~1FH),其中22个是可编程的。其中,OOH,1A~lCH,lFH是只读寄存器。00H描述的是芯片版本信息;1A~1CH是文本信息检测和解码寄存器,一般很少用到;lFH用来描述芯片的状态。02H~12H是可读/写寄存器,其中:02H~05H是模拟输入控制寄存器,02H用于设置模拟视频信号输入方式(共8种);03H~05H用于设置增益控制方式;06H~12H主要用于设置解码方式,通过配置这些寄存器可以设置行同步信号的开始和结束位置,并可确定亮度、色度、饱和度的大小以及输出图像数据信号的格式。01H,13H~19H,1DH~1EH寄存器保留使用。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭