通信系统中Viterbi译码的Matlab仿真与实现

摘要 数字通信作为一种前向纠错编码技术卷积码起着重要的作用。相应地，信息接收端对卷积码的译码实现也提出了更高的要求。文中提出的卷积码译码Matlab仿真方案，旨在用Viterbi译码实现对卷积码译码的功能。仿真结果表明，维特比是一种良好的译码方式。
关键词 Viterbi译码；卷积码；Matlab仿真

在现代通信中，信源、信宿和信道是组成通信系统的最基本单元。其中信源是产生信息的源，信宿是信息的目的地，信道则是传送载荷信息的信号所通过的通道，信源和信宿之间是通过信道连接的。通常从两方面来衡量通信系统的性能指标：数量和质量。一般数量指标用有效性渡量，而质量指标用可靠性度量。前者主要取决于信源的统计特性，而后者主要取决于信道的统计特性。在信道中传输数字信号，一般要求信源端把信息转换成电信号，并用尽量低速率的二进制数字信号表示，然而为了匹配信道的特性，弥补信道的缺陷，减少传输中的损伤，以更高的速率和更可靠的性能传输信息，需要对信息进行信道编码。而卷积码就是一种有效的前向纠错信道编码方式。维特比译码与卷积码算法共同实现了前向纠错，消除数据流中潜在的噪声，从而增加了数据传输的可靠性，改进了多噪声及衰落信道下译码的准确性，提高了数字系统的性能。

1 卷积码编码原理
卷积码是一个有限记忆系统，它将信息序列分隔成长度为k的一个个分组，在某一时刻的编码输出不仅取决于本时刻的分组而且取决于本时刻以前的(N-1)个分组，这种距离性决定了卷积码潜在的纠错能力。
下面以参数(2，1，7)的卷积码为例说明卷积码编码原理。此卷积码的卷积多项式参数为k=1，n=2，N=7，码的生成多项式为(171，133)卷积码编码器在任何一段时间内产生的n个码元不仅取决于这段时间中的k个信息位，而且还取决于前N-1段规定时间内的信息位。其意义为：输人为1 bit时，输出为2 bit，移位寄存器的个数为m=N-1=6，该编码器的状态数为2m=64，记为Si，i=0～63，观察卷积码的状态转移图可得结论：

图1中D表示将输入延迟一个时间单位；⊕表示异或；X，Y为输入经过不同的延时后的异或结果。

在编码器状态确定的情况下，不同输入所对应的编码器状态网格图如图2所示。

由于(2，1，7)状态数较多为64，所以用只有8个状态的卷积码(2，1，4)来说明卷积码编码器的状态转移过程。实线表示输入为0，虚线表示输入为1。观察图2可知，从第5组节点开始每个节点都可以由两个状态转移而来。类似可得出(2．1，7)从第8组节点开始每个节点可由两个状态转移而来。