SDH、同步以太网设备时钟的高效率实现方法

时钟系统是SDH、同步以太网等同步设备系统的重要组成部分。其功能皆如图1所示的国际标准中规范的框图，性能则分别是SDH设备时钟（SEC）的性能由ITU-T G.813建议规范，同步以太网设备时钟（EEC）的性能由ITU-T G.8262建议规范。这个重要部分的核心――同步设备定时发生器SETG，涉及模拟与数字电路设计、高稳晶体振荡器、锁相环、ITU-T和国家相关的通信建议等多项技术内容。如果考虑不周，会给设计实现与生产管理带来相当多的麻烦。因此，它成为通信设备系统总体设计阶段就要着重考虑的问题，更是系统实施阶段的技术难点。怎样能够在保证时钟设计质量的前提下，减小设计难度，提高研发效率，降低产品综合成本，加快产品的上市时间，一直是设备制造商的项目主管、系统设计师最为关心的问题。

图1 ITU-T建议G.783规范的SDH设备时钟功能框图

设计的目的最终是为了产品的实现，但产品实现却包含设计和生产两方面的内容。从总体设计师的角度,自然希望能够有一个性能满足ITU-T G.813/G.8262技术规范要求,功能符合图1所示框图的、具有高可靠性的时钟系统,以便能够为同步设备的稳定工作提供高质量的系统主时钟,同时兼顾到设备整体的实现代价等等。这无疑对不论是系统工程师还是时钟技术人员都提出了非常高的要求：既要考虑主时钟的性能功能实现及工作可靠性,以及如何保证主时钟在系统设备中的分配质量,还要考虑时钟系统乃至最终设备的生产实现之总体效率。

本文仅就同步设备时钟系统的核心部件――同步设备定时发生器SETG的几种类型的实现方案作较为详细的分析讨论，希望提供给工程师一点思路参考，在进行相关设计时，能够综合平衡时钟性能、设计效率、产品成本等方面，使设计得到高效率的实施，为进一步实现完整的时钟系统打下坚实可靠的基础。

从目前的情况看，同步设备定时发生器SETG主要有三种类型的解决方案：

1.自备设计方案

简化来看，SETG首先是一个具有频率与相位保持功能的锁相环。所谓保持功能就是当锁相环的输入参考源中断时，锁相环的输出频率与相位都维持在参考源中断前的瞬时位置，而一般锁相环是不具备这个能力的。实现保持功能也是SETG设计的关键。因此围绕保持功能的实现方法，可以产生各种不同的设计方案。比如，在模拟锁相环的基础上利用ADC采集和DAC还原压控电压以实现保持功能；采用数字鉴相器的数字相位差输出连接DAC产生压控电压来实现保持功能等等。

筹备成立专门的时钟开发部门，采用FPGA/EPLD、DSP/CPU、DAC/ADC等元器件，再选择合适的压控晶体振荡器来开发设计相应的方案。这是在SDH技术发展的早期，由于也没有其它的方案可供选择，设备制造商不得不经历的情形。这要求首先有足够的时间，同时也有相当技术能力的研发人员。由于SDH设备时钟技术涉及锁相环、晶体振荡器、通信系统以及计算机等多个技术领域。不用说，这对于硬件开发和软件开发的要求都非常高，开发人员要有精深的软硬件技术功底，同时还需要配备专门的时钟测试仪器仪表，熟悉相关的技术，再经过长时间反复的探索与经验积累，最终才完成性能指标符合技术规范要求、可靠实用的同步设备时钟设计。这里，由于选择保持功能不同的实现方式就可能导致SETG电路设计方案在元器件种类、数量以及成本上很大的差异。

以这样规模人力物力以及时间投入的结果，可以对同步设备时钟的技术细节有深入的了解，也能够根据不同产品项目的需要对设计方案做针对性的改变，以增加开发工作量为代价来换取功能及成本的一定优化。比如根据项目的不同，改用新品种的压控晶体振荡器来适应特殊要求，但这需要重新测试与验证。除此之外，对设备制造商来说再难有其他的益处。从生产测试的角度看，由于其涉及专业面宽，技术性强，设备制造商需要承担相应的技术风险；从成本方面看，除了正常的原材料采购、生产测试以及材料损耗等生产管理成本，平时维持这些高级技术人员的费用也是一笔不小的开支。

对于较早掌握SDH设备时钟技术的设备制造商来说，无疑曾在竞争中取得过一定的优势。经过多年的发展，市面上已经有专业厂家提供不同形式的同步设备时钟解决方案，来帮助用户更高效便利地完成时钟设计。SDH设备时钟作为一种相关通信设备制造商必不可少的通用技术，已经没有了当年SDH产业刚刚起步时的技术壁垒作用。现在，摆在通信设备制造商面前的主要问题是，需要着重考虑在保证产品质量的前提下，如何降低成本，开发更有市场竞争力产品。

2. 外购时钟模块

外购专业厂家提供的现成同步设备时钟模块，是最为方便快捷的SETG实现手段。

时钟模块其实就是专业厂家利用自己在锁相环、晶体振荡器等方面积累的专业知识和丰富经验，将元器件电路设计集成为可靠性高的部件设计，再利用专业化设备与规范化生产程序，批量调试生产为成熟的模块产品。与自备时钟设计方案的区别主要是在模块设计的专业化和生产调试的规范化上，这正是专业化分工与专业厂家的价值体现。

与大多数自备方案一样，在时钟质量方面，由于是高稳定晶体振荡器缓冲输出或者分频输出，这种直接输出的时钟具有晶体振荡器质量，可以满足高性能指标要求的通信系统需要。而与自备时钟设计方案不同的是，所有SETG的性能和关键功能均在模块内部实现，生产调试过程也都在工厂内部完成，时钟模块的外部接口得到大大的简化，呈现了比较规范与标准的、“用户友好”的使用特性。像CONNOR WINFIELD、RALTRON等公司都提供过这样的同步设备时钟模块，也是比较早的提供此类产品的厂家。国内也有专业厂家提供与其兼容的时钟模块产品。他们的产品在国外有一定用量，国内也有厂家使用。

对于没有精力自己设计专用时钟方案的厂家，或者由于非晶体振荡器直接输出的时钟质量达不到要求，或者干脆就是不喜欢其它复杂的解决形式。这时，使用简单方便的时钟模块成为合乎情理的选择。在这里，由于时钟的性能指标已由模块保障，只有十几个管脚的封装形式，十页左右的数据手册，使得模块很容易使用，相关技术人员的工作量大大降低。系统设计师不用担心系统的时钟性能以及设计周期，因此有更多的时间与精力去进行设备整体的性能优化，设计更有竞争力的通信产品。如果模块价格也还能被接受，这当是设备制造商最希望看到的情形。但遗憾的是，之前即使是国内厂家的时钟模块售价也偏高，普通用户根本无力承受，只能望“块”兴叹！

3. 专用芯片+晶体振荡器

最后一类SETG的实现是IC厂商提供的时钟专用芯片加外部晶体振荡器作频率标准的方案。现在市面上已有数家IC厂商在提供高中低档价格的芯片+晶体振荡器方案。如较早的SEMTECH，以及较近的MAXIM等。从应用便利性和性价比方面考查，这种方案介于自备设计方案与使用现成时钟模块之间。对于不能忍受自己开发的风险代价、以及成品时钟模块价格的设备制造商，这曾是最好也是唯一的选择。

专业IC厂家运用模拟与数字混合集成电路的设计技术，充分发挥集成电路的特点与优势，开发包含数字锁相环DPLL、模拟锁相环APLL、微处理器接口I2C/SPI、以及多个时钟输入输出适配接口等等尽可能全面的功能。再在芯片外部配置高稳定性的标准晶体振荡器，为芯片提供基准频率，这样基本构成同步设备时钟系统的主体。比较自备设计方案，虽然应用便利性还不是太好，但已经明显占优。若比较已往的时钟模块方案，则应用便利性较差但成本方面占有优势。

应用便利性上存在的问题首先是芯片使用复杂，这也是芯片在彰显其多功能优势的同时带来的副作用。虽然对一个具体的设计要求其中的很多功能都用不到，但由于芯片功能强大，管脚很多（几十上百甚至两百以上），它们一般都有上百页的数据手册，有几十个乃至上百个控制寄存器需要用户通过软件正确配置，配置内容包括自由振荡频率校正、噪声带宽设定、参考源频率设置等等。配置不正确轻者影响指标，重则不能正常工作。而有的低端芯片则以牺牲集成电路的功能集成优势、缩减功能模块等手段来降低造价，同时也还能简化一些使用难度，但导致功能上的缺失甚至性能上的下降，使得芯片根本不能满足用户多个层次的需要。其次是表现在作为标准频率和性能保证的外部晶体振荡器的选择或者使用不当会严重影响到最终的性能指标；而增加晶体振荡器这个关键器件也必然会带来生产、管理的任务与费用。再则，无论哪种芯片，用户都要在完整消化芯片资料的基础上，再选择合适的外部晶体振荡器，同时熟练掌握相关的生产测试技术，才可能有信心去保证时钟性能指标得以可靠实现。比较自备设计方案，虽然对设计人员的要求大为降低，但仍然需要有相当的水准。不同的是，不用太担心时钟性能的实现，毕竟芯片商已经有承诺，条件是熟悉芯片资料外加正确的生产测试方法。

芯片+晶体振荡器方案还存在一个先天不足：这里的高稳定晶体振荡器只是提供一个标准频率，真正供给通信系统的各种频率的输出主时钟都是由芯片内部的集成电路振荡器产生，而集成电路振荡器的时钟质量逊色于晶体振荡器直接输出的时钟质量，如时钟的抖动指标。因此，芯片+晶体振荡器方案的输出时钟不能用在性能要求严格的高端设备上，除非再增加基于晶体振荡器的锁相环对其输出时钟进行平滑滤波。

总之，芯片+晶体振荡器的SETG实现方案也存在与自备设计方案相似的开发风险与生产成本问题，只是程度有所不同。

目前国内的情况是，只有少数最早涉及SDH技术领域的系统设备制造商还在使用自行设计的时钟方案，其他绝大多数都是选择芯片+晶体振荡器方案，而作为较为理想的时钟模块方案，由于暂时还没有性价比为普遍接受的产品，现有时钟模块又因其价格昂贵而用者寥寥。

各类方案比较表：

通过以上分析可以看到，理想地，采用模块化设计理念，将同步设备时钟设计成系列标准化、功能规范化、应用简单化的通用模块产品，把过程繁杂、技术要求也高的生产测试交由经验丰富的专门厂家去完成。而标准化的系列能够提供给设备制造商一定范围的功能可选性，以适应不同的应用需要。从而，让系统设备制造商从事倍功半的部件设计与生产中解放出来，集中精力于能够体现其系统制造商价值的、他的用户更能直接体会到的，诸如功能与性能乃至整机价格竞争力的提升上。这样的专业化分工应该是技术的发展方向。而在上述系列标准化、功能规范化、应用简单化的基础上，如何利用专业化、规模化的优势，进一步降低成本，为用户提供高性价比的通用模块产品，则是模块化时钟产品专业厂家的努力目标。

同步设备时钟的模块化设计理念大致应该包含以下几方面的内容：

系列标准化：满足各种常见应用需要，适应不同地区的规范建议，规格设置会在输入参考源频率、输出时钟频率等方面有所不同。SDH系列（输出频率19.44M、38.88M、77.76M、155.52M可选），同步以太网系列(输出频率25M、50M、125M可选)，两者兼容系列（能同时输出SEC和EEC的时钟频率）和交换机系列(输出频率16.384M、32.768M可选)；相应有北美规范系列等；输入参考标准频率1K、8K、1544K、2048K、16.384M、19.44M、25M、32.768、38.88M、50M、77.76M、125M等可选。

功能规范化：提供网络管理需要的设备时钟控制功能与工作状态信息以及生产测试功能。可控制模块跟踪、保持和自由振荡三种工作模式之间的切换。状态指示包括参考源频率指示、参考源丢失指示、锁定指示、保持状态指示、自由振荡指示、INT告警等，能控制全部输出端进入高阻态，参考输入端具有自适应多种参考源频率的能力。

应用简单化：模块独立地工作不需要复杂的控制，用户接口简单实用。这样既提高可靠性又减少用户开发的工作量：不用校准自由振荡时的标称频率，不用学习复杂的寄存器配置，不用考虑外置振荡器的选择以及相关的生产测试等。

上述模块化概念中，自适应多种参考源频率的功能提供给用户最大设计便利。用户只需根据自己设计的功能要求挑选适合的输入输出的时钟模块，譬如几路输出及频率、自适应输入参考源的频率种类等。然后，由网管的参考源管理程序将选定的参考源送到模块的参考输入端即可，而再不必关心参考源的频率差别，如图2所示。而针对模块的所有控制仅仅是需要用户选择模块的工作模式，比如是跟踪、还是自由振荡模式。其它的性能指标，如自由振荡频率精度、噪声带宽等等都由生产厂家在出厂前调试和校准好了。这里的时钟模块则具有了与“傻瓜相机”相似，方便用户使用的“傻瓜”特点。

图2 “傻瓜模块”简化同步设备时钟的设计实现

综上所述，自备设计方案的SETG实现方式耗时费力，综合成本未见得有优势，设计者自然会有明智的决策；时钟模块形式的SETG实现方式由于其易用性、可靠性等长处，如果价格能够降到合理的位置，有条件成为SETG设计实现的首选；芯片+晶体振荡器方案则以其强大的功能特点会在市场中占据特殊位置。

通过一番分析比较、利弊权衡，应该可以确定一款符合高效率实现要求的SETG方案。接下来，再根据总体设计对设备时钟系统的可靠性要求，如果有必要，可以考虑除主用时钟外再配置备用时钟，同时利用基于晶体振荡器的线卡时钟模块的相位缓冲功能，来实现主备用时钟真正的无损伤切换保护。这样，一定能设计成功性能优异、功能完善，各方面指标都令人满意的同步设备时钟系统。

已经看到，今年上半年，具备了上述模块化设计概念特征、价格又完全能被广泛接受的同步设备时钟模块系列产品已由专业厂家推出，有望彻底改变时钟模块产品“价高和寡”的市场面貌。以比时钟芯片更高的性价比、比以往时钟模块更好的易用性，可以满足高中低端不同设备性能的时钟要求。

以下是新推出高性价比同步设备时钟模块的主要特性：

兼容SDH、同步以太网的同步设备定时发生器SETG模块

参考源输入自适应或人工选择4种频率(典型值：8K、2048K、19.44M、25MHz)

两个石英晶体振荡质量的时钟输出(典型值：25MHz、38.88MHz)

性能完全遵照ITU-T建议G.813/G.8262 option 1规范设计

可控制所有输出端进入高阻态

高集成度的18脚表面贴装结构 (3325.48mm³)

单电源3.3V供电、输入端兼容5V电平

上面给出的典型值已经涵盖了常用的输入输出频点，能够满足大多数的应用需要。如果要求其他的频率，还可以从数据手册上的系列表中进行选择，包括频率高达155.52MHz/156.25MHz、LVPECL电平的同步时钟输出可选项。

作者简介：赵温阳，高级工程师。1997年在前邮电部下属的通信设备公司参与SDH设备研发，负责时钟部分，当年完成自主知识产权的时钟主体设计。其后多年致力于同步设备时钟的网络应用工作，以及时钟锁相环模块化产品的研究。