基于ADSP-BF561的H.264编码器设计

摘 要：依据H.264视频编码标准，在DSP上完成视频编码器的设计工作，以实现高质量视频流的实时传输。编码器硬件平台选用AD公司的BF561开发板，图像采集采用OV7660，利用DMA技术以达到更高效的视频采集和数据格式转换。测试结果表明，在DSP上实现实时的H.264编码方案，并且满足高质量、低带宽传输的系统要求是完全可行的。
关键词：H.264；编码器；BF561；嵌入式系统

0 引 言
互联网的带宽越来越大，基于互联网的信息特别是声音图像实时数据的传输已经成为可能。视频和音频数据的传输正好充分利用了互联网带宽，并达到了实时交流以及进行远程开会的可能。视频会议系统相比传统的电话会议更充分利用了互联网资源，从而降低了运营成本。
视频编码器是视频会议系统的主要构成部分。目前视频压缩标准有H.261、H.263、MPEG4和H.264等。新一代视频编码标准H.264与以往标准相比具有压缩率高，网络亲和性好，视频质量优越等优点。H.264引入了许多当前视频编码中的新技术，使得在相同的重建图像质量下，编码效率比H.263和MPEG-4高50％左右。因此，视频编码器设计中采用了H.264编码标准，编码器主要通过美国AD公司的BF561 DSP芯片实现。目前，视频处理方案也已经由前几年的ASIC方案转向DSP平台。在DSP平台上进行视频产品开发有以下几方面的优势：第一，用户开发自由度更大，支持多种个性化开发，可以适应市场不断提出的新要求，在第一时间提升产品性能，增强产品的竞争能力；第二，DSP处理能力强，可以在一个DSP上同时实现多路音、视频信号的压缩处理；第三，开发周期短，能实现快速技术更新和产品换代，各种新出现的快速及优化算法可灵活进行升级。

1 BF561介绍
BF561采用了对称双核的架构，在一颗BF561芯片内部集成了2个BF533 DSP内核，2个内核主频都可以高达600 MHz，支持并行处理。BF561处理器的特性保证了其强大的数字信号处理能力，并且支持低电压低电流供电，能够满足多功能的数字消费类产品对于性能、功耗方面的要求。
1.1 DMA介绍
Blackfin处理器用直接存储器访问(DMA)在存储器之间或存储器与外设之间传送数据。DMA控制器可在存储器和片上外设(外设DMA)之间进行数据传送，以及在L1／L2／L3存储器间进行数据传送(存储器DMA或MDMA)。DMA控制器是Blackfin处理器架构中的重要组件，完全独立于内核，不会进行周期挪用，完全无需占用处理器内核周期。在理想的应用配置中，内核只需要设置DMA控制器，并在数据调用过程中响应中断。
BF561有3个独立的DMA控制器DMA1，DMA2和IMDMA。DMA1和DMA2控制器各有12个外设DMA通道和4个存储器DMA通道。IMDMA控制器有4个存储器DMA通道。
1.2 基于描述符的DMA
基于描述符的DMA传送需要存储于存储器中的参数来初始化一个DMA队列。描述符包括所有需对DMA控制寄存器正常编程的参数。描述符允许把多个DMA队列链接在一起。在基于描述符的DMA操作中，可以对一个DMA通道编程，以便在当前传送队列完成后，自动设置和启动其他DMA传送过程。在管理一个系统的DMA传送过程时，基于描述符的模型能提供最大的灵活性。
描述符列表模型分为描述符列表“小”模式和描述符列表“大”模式。在描述符列表“小”模式中，描述段包括一个16位字段，用以指向下一描述符入口地址的低16位，地址的高16位通过寄存器编程得到且保持不变，限制描述符在存储器的一个特定64 KB大小的页中。当描述符需要跨页时，可用能提供32位入口地址的描述符列表“大”模式。

2 H．264视频编码器构成
H．264编码器由视频采集、数据格式转换、H.264编码3部分组成。视频采集部分负责捕获图像，并且将捕获到的图像通过PPI接口填充到指定的视频帧缓冲区中。数据格式转换部分完成将输入的4：2：2格式的图像转换成H-264编码器能够编码的4：2：0格式的数据。H.264编码部分负责对4：2：0格式图像编码。
在本视频编码器设计中，BF561 A核用于运行操作系统和协议栈，而H.264算法在B核实现。
2.1 视频采集
视频采集是由摄像头OV7660完成，OV7660是美国OmniVision公司开发的一款CMOS彩色图像传感器芯片，支持VGA，QVGA，GIF等多种分辨率。视频输出格式有Raw RGB，GRB 4：2：2和YUV/YCb-Cr(4：2：2)。在本设计中，选择CIF YVYU(4：2：2)格式，需要设置其相应寄存器COMl＝0X00，CLKRC＝OX80，COM7＝0X30，TSLB＝0X05。摄像头配置完后，打开PPIO将视频数据填充到Blackfin处理器的视频帧缓冲区中。采用基于描述符的PPI DMA可以很容易的实现乒乓缓冲，从而确保不会覆盖尚未处理完毕的输入数据。
乒乓缓冲的原理如图1所示。

设置两个CIF 4：2：2帧大小的输入缓冲区，首先输入数据通过PPI接口填充到4：2：2视频帧1中，当第一帧数据填充满时，处理器对这帧数据进行MDMA搬移和压缩编码等操作，与此同时，PPI继续填充第二个视频帧。当第二个视频帧填充满时，处理器处理第二个视频帧同时填充第一个视频帧。利用乒乓缓冲，数据将源源不断地填充到两个视频帧中。