简单介绍DSP芯片发展现状及其特点

前言

DSPxpfzxzjqtd_67615.html' target='_blank'>DSP芯片，又称数字信号处理器（嵌入式微处理器），它是一种具有特殊结构的适用于进行实时数字信号处理的微处理器。SP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以用来快速的实现各种数字信号处理算法（常用嵌入式处理器）。小编通过搜集整理资料，对有关DSP芯片发展现状及其特点作了详细的归纳总结。

DSP芯片的现状和发展（嵌入式处理器比较）

第一个DSP芯片诞生于20世纪70年代末。以AMI公司的S2811和Intel公 司的2920为代表的第一代DSP芯片，其片内都还没有单周期硬件乘法器

1980年以后，DSP芯片取得了突飞猛进的发展，主要表现在以下几个方面

(1)制造工艺

早期DSP采用4UM的N沟道MOS(NMOS)工艺

现在的DSP则普遍采用亚微米CMOS工艺，达到0.25um或0.18um

DSP芯片的引脚数量从40个左右增加到200个以上

需要设计的外围电路越来越少，每MIPS的成本、体积和功耗都有很大 的下降

(2)存储器容量

20世纪80年代初的DSP，片内程序存储器和数据存储器只有几百个单元， 有的片内没有ROM

目前，DSP片内的数据和程序存储器可达几十K字

此外，对片外程序存储器和数据存储器的寻址能力也大大增强，可分别 达到16 M×46位和4G×40位以上

(3) 内部结构

目前，DSP芯片内部广泛采用多总线、多处理单元和多级流水线结构， 加上完善的接口功能，使DSP的系统功能、数据处理能力以及与外部设 备的通信功能大大增强

TMS320C6201 CPU中包含8个并行的处理单元，一个时钟周期可以执行8条指令，每秒最高进行16亿次的定点运算

(3) 运行速度

将近20年的发展，使DSP的指令周期从400ns缩短到10ns以下，相应的 运行速度从2.5MIPS提高到2000MIPS以上

具有代表性的是，TI公司的TMS320C6201 DSP，执行一次1024点复数 FFT运算的时间只有66us

(4)运算精度和动态范围

由于输入信号动态范围以及迭代算法可能产生误差积累问题，因此对单 片DSP的精度提出了较高的要求

DSP的字长从8位增加到16位、24位、32位，累加器的长度也增加到40 位

超长字指令字(VLIW)结构和高性能的浮点DSP的出现，扩大了数据处理的动态范围

(5)开发工具

20世纪90年代推出的DSP，都有较为完善的软件和硬件开发工具

Simulator软件仿真器 Emulator在线仿真器

C编译器

发展高速、高性能DSP器件

(6)高度集成化

集滤波、A/D、D/A、ROM、RAM和DSP内核于一体的模拟数字混合式 DSP芯片将有较大的发展和应用

低功耗低电压 进一步降低功耗，开发低电压DSP内核(目前有的DSP内核电压已降到 3.3V和2.5V)，使其更适用于个人通信机、便携式计算机和便携式仪器仪表。

开发专用DSP芯片

为了满足系统级芯片的设计，开发基于DSP内核的ASIC会有较大的发展

提供更加完善的开发环境 特别是开发效率更高的、优化的C编译器和代数式指令系统，以克服汇 编语言程序可读性和可移植性较差的不足，缩短开发周期

扩大应用领域 DSP芯片将向航空、航天、雷达、声纳、图像、影视、医疗设备、家用 电器等众多领域渗透，进一步扩大应用范围

DSP芯片的特点

(1) 哈佛(Havard)结构

早期的微处理器内部大多采用冯·诺依曼(Von-Neumann)结构.其片内程序空间和数据空间是合在一起的，取指令和取操作数都是通过一条总线分时进行的。当高速运算时。不但不能同时取指令和取操作数，而且还会造成传输通道上的瓶颈现象。

DSP内部采用的是程序空司和数据空间分开的哈佛(Havard)结构，允许同时取指令(来自程序存储器)和取操作数(来自数据存储器)。而且，还允许在程序空间和数据空间之间相互传送数据，即改进的哈佛结构。

(2)多总线结构

许多DSP芯片内部都采用多总线结构，这样可以保证在一个机器周期内 可以多次访问程序空间和数据空间

TMS320C54x内部有P、C、D、E等4条总线(每条总线又包括地址总线 和数据总线)，可以在一个机器周期内从程序存储器取1条指今、从数据 存储器读2个操作数和向数据存储器写1个操作数，大大提高了DSP的运行速度。

DSP来说，内部总线是个十分重要的资源，总线越多，可以完成的功能 就越复杂。

(3) 流水线结构

DSP执行一条指令，需要通过取指、译码、取操作和执行等几个阶段

在DSP中，采用流水线结构，在程序运行过程中这几个阶段是重叠的， 这样，在执行本条指今的同时，还依次完成了后面3条指今的取操作数、 译码和取指，将指今周期降低到最小值。

利用这种流水线结构，加上执行重复操作，就能保证数字信号处理中用 得最多的乘法累加运算可以在单个指令周期内完成。

(4)多处理单元

DSP内部一般都包括有多个处理单元，如算术逻辑运算单元(ALU)、辅助寄存器运算单元(ARAU)、累加器(ACC)以及硬件乘法器(MUL)等。 它们可以在一个指令周期内同时进行运算 例如，当执行一次乘法和累加的同时，辅助寄存器单元已经完成了下一 个地址的寻址工作，为下一次乘法和累加运算做好了充分的准备。因此， DSP在进行连续的乘加运算时，每一次乘加运算都是单周期的

DSP的这种多处理单元结构，特别适用于FIR和IIR滤波器

许多DSP的多处理单元结构还可以将一些特殊的算法.例如FFT的位码 倒置寻址和取模运算等，在芯片内部用硬件实现以提高运行速度。

(5)特殊的DSP指令

为了更好地满足数字信号处理应用的需要，在DSP的指令系统中，设计 了一些特殊的DSP指令。

TMS320C25中的MAD(乘法、累加和数据移动)指令，具有执行LT、 DMOV、MPY和APAC等4条指令的功能。

TMS320C54x中的FIRS和LM5指令，则专门用于系数对称的F1R滤波器 和LMS算法。

(6)指令周期短

早期的DSP的指令周期约400ns，采用4us NMOs制造上艺.其运算速 度为5MIPS(每秒执行5百万条指令)

随着集成电路工艺的发展，DSP广泛采用亚微米CMOS制造工艺，其运行速度越来越快