ARM携手Cadence：开发基于TSMC 16纳米FinFET的A57处理器

ARM和Cadence近日宣布合作细节，揭示其共同开发首款基于台积电16纳米FinFET制程的ARM®Cortex™-A57处理器，实现对16纳米性能和功耗缩小的承诺。测试芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制设计平台、ARM Artisan®标准单元库和台积电的存储器的宏

 

    Cortex -A57处理器是ARM迄今为止性能最高的处理器，基于新的64位指令集ARMv8，设计用于计算、网络和移动应用，以满足低功耗高性能的要求。台积电的16纳米FinFET技术是一项重大突破，实现了小于20纳米尺寸上制程技术的不断缩小。测试芯片采用Cadence的定制、数字和签收解决方案、针对FinFET制程技术进行开发，是合作的成果，实现了数项创新、及制程技术、设计知识产权和设计工具之间的协同优化。

 

   “现在要想在创新科技前沿取得成功，比以往任何时候都更加需要深度的协作。 在设计结合高级制程的SoC时、如Cortex-A57，以及使用创建物理IP用于FinFET制程的实现优化，非常需要我们合作伙伴的专业知识。”ARM制程事业部执行副总裁兼总经理Tom Cronk表示，“我们的合作创新，会使我们的客户加速其产品开发周期，并能利用我们先进制程和知识产权方面的优势。”

 

    采用FinFET技术的16纳米制程提出了新的挑战，需要在设计工具方面有重大进展。新的设计规则、针对3D晶体管的RC提取、互连和过孔阻抗模型复杂性的提高、量化单元库、支持新晶体管模型的库特性描述、在更多层间实现双重成像是几种已经通过Cadence的定制、数字和签收产品得到解决的难题。

 

  “这一重要里程碑提出了很多挑战，需要ARM、Cadence和台积电的工程师们作为一个团队整体协作，”Cadence芯片实现产品集团研发高级副总裁徐季平博士表示， “我们的共同努力和对创新技术的投入，使我们的客户能够采用新一代知识产权、制程和设计技术，来开发高性能低功耗的系统级芯片。”