时分复分技术的FPGA实现

　　摘要：用FPGA芯片来实现时分复分接技术，设计复用电路和分接电路。发送端完成复用电路。在发送端将一路1024K数据、一路512K数据、7路64K数据通过时分复用，合成一路2048K数据，传输出去。接收端完成分接电路。在接收端，利用同步技术，从2048K数据中，分解出发送端的原始数据：一路1024K数据、一路512K数据、7路64K数据。经过波形对比验证，分接出来的数据与原始数据一致。

　　时分复分原理

　　复用技术已成为现代通信中一种重要的工具，在通信领域中广泛应用。时分复用技术，实现多路数字信号沿着同一信道传输，有效提高信道利用率，缩短传输线路成本。本文是用数字电路来实现时分复用功能，利用FPGA芯片来完成时分复用的数字设计。

　　PCM(Pulse Code Modulation)，即脉冲编码调制。PCM30/32路群称为“基群”，数码率是2.048Mb/s，是组成高次群的基本单元。4个基群组成一个二次群，数码率是8.448Mb/s;4个二次群组成一个三次群，数码率是34.368Mb/s;4个三次群组成一个四次群，数码率是139.264Mb/s等等。

　　因为在一路复合数据里包含采样的许多路信息，为了在收端能够将它们一一分解，需要一定的数据结构。在数据通信领域里称这样的结构为帧结构。一帧是由256bit组成，分成32个时隙，时间共125μs。一帧的帧结构必然有一个开始标志，叫标志位，又叫帧首，占一个时隙8bit。被采样的数据依次分别排列在帧标志位时隙的后面，直到第256bit，接着传送另外一帧数据，依次这样循环。由于数据是变化的，可以在32个时隙中按照一定顺序排列原来的被采样的各路数据。

　　在接收端将高速合成的数据按照原来传输的顺序将各路数据一一分解出来，依次解码、分路、再重建原始信号，接收端接收时必须知道每个数据码出现的时刻，从而对数据码进行判别。需要接收的时钟与数据同步，也就是接收端必须产生一个用于进行抽样判别的定时脉冲序列，其周期等于信码周期，相位应恒定。接收端产生这样的定时脉冲序列的过程称为码元同步或位同步。

　　PCM系统中的定时与同步

　　在以时分复用方式进行的数字中继传输中，各路信号分别在不同时刻被抽样、编码、然后传送到接收端，依次解码、分路、再重建原始信号。其中保证工作正常的关键在于准确地把各路信号安置在规定时隙中，因此，编码器和解码器的工作依赖于时钟控制，它要求信号的处理与传输都在规定的时隙内进行。

　　本系统中发号施令的指挥部就是定时系统。定时系统在时钟信号的作用下，产生系统正常工作所需的各种定时脉冲，供取样和分路用的时钟;供编码、译码用的位脉冲;供传信令信号用的复帧脉冲等。在PCM通信系统中，发方的时钟是主动的，而收方的时钟是被动的，它总是跟着发方时钟变化而变化。在实现方法上，收方可以自行产生时钟，但是这个时钟必须受到发方时钟的控制;也可以收方自己不设震荡器，从收到的数字信号中提取与发方频率一致的时钟。有了与发方一致的时钟后，收方就可以利用与发方相同的脉冲发生器产生各种所需的定时信号。

　　系统组成

　　本设计分成两个部分：复接单元，分接单元。图3中mux是复接，demux是分接。