LAKER-CALIBRE REALTIME整合流程

　　SpringSoft与明导国际(Mentor Graphics)日前宣布其共同合作的LakerTM-CalibreTM RealTime定制版图流程，拥有签核确认质量的实时设计规则检查(DRC)，通过台湾积体电路制造有限公司(TSMC) 2012 定制设计与模拟-混和信号(AMS)参考设计流程的认证，具备解决20nm芯片设计与验证复杂性的能力。

　　最新版Laker-Calibre RealTime流程，整合SpringSoft的新世代Laker3TM OA 定制IC设计系统、明导Calibre RealTime平台、与晶圆厂签核确认标准的设计规则文件。对于拥有电压相依性与二次图像设计规则检查功能的20nm版图设计中，它提供签核确认质量的实体验证。在TSMC 2012定制设计/AMS参考流程中，此功能可使设计人员快速完成设计，并缩短整体的设计周期。

　　关于Laker-Calibre RealTime流程

　　20nm的设计规则很复杂，在没有持续回馈的情形下，很难达到满足晶圆厂签核确认规格的干净版图。对20nm设计而言，工程师必须画出符合二次图像规则的正确版图，且符合新的电压相依性之设计规则。在Laker-Calibre RealTime的流程中，Calibre DRC的引擎在Laker环境中持续监视设计版图编辑，而且立即警示标出违反设计规则的地方。例如，当编辑版图时，电压会自动贴回图像上，如此任何TSMC新的电压相依性DRC(VDRC)的错误，将立即被标示出来。这个流程利用Si2 OpenAccess (OA)数据库与实时模型(RTM)，再加上TSMC可互通的制程设计套件(iPDK)，使用多个供货商解决方案来解决20nm版图的挑战，整个操作就像只使用单一的工具一样顺畅。

　　Calibre产品营销处长Joseph Davis指出：「即使在先进节点设计规则的数量与复杂度高的情况下，Calibre RealTime与Laker定制设计平台基于Open-Access的整合，提高定制IC设计工程师的生产力。设计工程师只需专注于优化他们的电路设计，因为当他们工作时，这个设计靠着晶圆厂提供的标准签核确认规则不断地被检查，包括电压相依性的规则。当错误发生时，设计工程师同时也得到立即正确简洁的指引，教你如何修正错误」

　　SpringSoft定制IC设计解决方案市场营销资深处长 Dave Reed表示：「跟Calibre的整合，让Laker客户能实时使用具有签核确认质量的20nm设计规则检查，补强Laker内建设计规则驱动功能的不足。我们和明导国际结合最广泛被使用的可互操作性定制平台，与拥有签核确认质量实时功能的DRC，使其完全支持TSMC世界级的20nm流程。对于符合20nm设计的挑战，这证明了可互操作性解决方案的力量。」